高速低功耗SRAM研究和設(shè)計.pdf

1、摘要1Abstract2第一章引言哼11存儲器產(chǎn)品發(fā)展趨勢吧!2嵌入式存儲器技術(shù)413論文的特點414論文的結(jié)構(gòu)和布局5第二章sRAII存儲器研究和分析621SRAM基本工作原理哂22SRAM存儲單元的研究723SRA～I單元的工作原理824SR心存儲單元靜態(tài)噪聲容限1l25SRAM存儲陣列布局設(shè)計一1l26地址譯碼電路設(shè)計1427敏感放大器1728位線預(yù)充電路2029自定時電路21210本章小結(jié)q2第三章高速低功耗嵌入式sIAM電路設(shè)

2、計2331存儲單元陣列設(shè)計“2332外部控制概述2433sR^M工作狀態(tài)“2434全局控制電路2835地址譯碼電路3036時序控制電路‘3337數(shù)據(jù)寫入電路’咕438敏感放大器電路’吧539數(shù)據(jù)輸入輸出電路38310數(shù)據(jù)擦除電路393llsRAM性能特性仿真驗證“40312本章小結(jié)“41摘要隨著半導(dǎo)體工藝不斷等比例縮小，嵌入式存儲器在SoC中所占的比重將逐漸增加。到2010年，大約90％的晶圓面積都將被不周功能的存儲器所占據(jù)。靜態(tài)隨機存

3、取存儲器(SRAM)由于高集成度、高速、低功耗以及與邏輯制造工藝良好兼容的特點使其成為SoC中不可或缺的一個部分。近年來便攜式設(shè)備的流行和高性能處理器的需要。對SRAM的性能提出了更高的要求，高速和低功耗設(shè)計正成為SRAM設(shè)計的主流方向。本文首先對國內(nèi)外嵌入式SRAM存儲器的發(fā)展背景進行綜述，在對存儲單元和基本外圍電路工作原理研究的基礎(chǔ)上，以TSMC90nm工藝為標(biāo)準(zhǔn)為SST公司11々40芯片設(shè)計了一塊15Kx32的嵌入式SRAM存儲器

4、。在設(shè)計過程中，利用分割字線技術(shù)和分割位線技術(shù)將SRAM分成多個存儲陣列塊采用Tracking單元的機制。模擬位線和字線上的負載，通過增加行陣列和列陣列，并采用位線反饋回路的方式，產(chǎn)生全局控制信號。并且采用了帶預(yù)充機制的鎖存型敏感放大器和分級的譯碼屯路，以提高系統(tǒng)工作性能。在版圖方面提出了90rim及以下工藝采用的新型SRAM存儲單元版圖，并通過優(yōu)化結(jié)構(gòu)和共享方式，堿小了版圖的面積。此外，針對TT240的數(shù)據(jù)安全性要求將外部電源和存儲單