單通道高速低功耗SAR ADC的研究與設(shè)計.pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、在模擬數(shù)字轉(zhuǎn)換器（ADCs）的世界里，逐次逼近寄存器（SAR）ADC有著獨特的地位。盡管逐次逼近型模數(shù)轉(zhuǎn)換器由于自身架構(gòu)決定其需要過多比較次數(shù)去實現(xiàn)一次完整的量化，致使其速度與閃速和流水線結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器相比速度不存在優(yōu)勢，但是與上述兩種結(jié)構(gòu)的ADC有所不同的是，逐次逼近型模數(shù)轉(zhuǎn)換器具有結(jié)構(gòu)簡單、高能效并在先進工藝下適應性很好的特點?；谶@些特點，近年來模擬工程師和高校研究者們提出各種新技術(shù)和結(jié)構(gòu)來提高SAR ADC的采樣率，從而使SA

2、R ADC在中等精度（8～10比特）上百兆采樣率的模擬數(shù)字轉(zhuǎn)換器架構(gòu)中脫穎而出，廣泛應用于無線通訊系統(tǒng)、硬盤讀取通道以及光纖網(wǎng)絡(luò)中。
　　本論文鉆研單通道高速低功耗SAR ADC的設(shè)計。本文在完成對高速SAR ADC設(shè)計難點及實際問題進行分析建模的基礎(chǔ)上，采用40nm CMOS工藝，1.2V供電電壓下設(shè)計并實現(xiàn)了一款10比特采樣率336MS/s的SAR ADC。為了提高ADC的轉(zhuǎn)換速度，本文提出加快控制邏輯部分速度的技術(shù)；另外為了

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論