基于FPGA的串行總線的研究與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁,還剩82頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、智能在線高速煙草異物剔除系統(tǒng)是用于剔除煙草中異物的專用自動(dòng)化設(shè)備。本課題研究的基于FPGA的串行總線是設(shè)備控制部分的主體。
  傳統(tǒng)的剔除閥控制采用并行的方式,一個(gè)剔除閥對(duì)應(yīng)I/O板卡的一個(gè)I/O接口。該控制方式的傳輸方式是并行傳輸方案,信號(hào)容易受干擾,系統(tǒng)的安全性和可靠性低,并且連接需要使用大量傳輸電纜,工程造價(jià)高,檢修維護(hù)不便。為解決傳統(tǒng)剔除閥控制系統(tǒng)的不足,本課題設(shè)計(jì)了基于FPGA的串行總線,以替代原來的并行控制模塊。該串行

2、總線的核心是基于FPGA設(shè)計(jì)的信號(hào)發(fā)送卡與信號(hào)接收卡。該設(shè)計(jì)目的是將工控機(jī)發(fā)出的并行信號(hào)高速轉(zhuǎn)換成串行信號(hào)傳輸,采用基于PCI總線的方式將計(jì)算機(jī)控制信號(hào)傳輸至基于FPGA設(shè)計(jì)的信號(hào)發(fā)送卡,該發(fā)送卡將并行信號(hào)轉(zhuǎn)換成串行信號(hào)傳遞給信號(hào)接收卡,基于FPGA設(shè)計(jì)的接收卡將信號(hào)還原為并行信號(hào)并驅(qū)動(dòng)剔除閥工作。該串行總線能解決現(xiàn)有的剔除閥與工控機(jī)之間信號(hào)易受干擾,接線繁雜,設(shè)備結(jié)構(gòu)繁復(fù),后期維護(hù)困難等問題。
  本文在進(jìn)行大量的理論研究和工程

3、實(shí)踐的基礎(chǔ)上,闡述了串行通信的基本理論和高速數(shù)字系統(tǒng)設(shè)計(jì)的基本理論,研究了FPGA技術(shù)、Verilog HDL硬件描述語言的編寫方法及PCB技術(shù),設(shè)計(jì)了PCI局部總線接口電路、電平轉(zhuǎn)換電路、端口地址設(shè)定與串行速率調(diào)節(jié)電路、數(shù)據(jù)串行輸出電路、數(shù)據(jù)接收電路、剔除閥驅(qū)動(dòng)電路和信號(hào)發(fā)送卡與接收卡的PCB圖,并用Verilog HDL為設(shè)計(jì)的硬件電路編寫程序,實(shí)現(xiàn)相應(yīng)的時(shí)序功能和邏輯功能。
  本課題研究的基于FPGA設(shè)計(jì)的串行總線已經(jīng)完成

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論