一種基于CZT讀出電路的新型多閾值電路和接口電路的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁(yè)
已閱讀1頁(yè),還剩65頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、碲鋅鎘晶體(Cd12y Zny Te,簡(jiǎn)稱CZT)作為一種新型的射線探測(cè)器材料,被廣泛地應(yīng)用于CZT面元像素陣列探測(cè)器電路中,結(jié)合當(dāng)前先進(jìn)的CMOS集成電路技術(shù),不但在芯片之內(nèi)可以實(shí)現(xiàn)對(duì)CZT探測(cè)器信號(hào)的采集、積分、濾波成形、比較放大以及數(shù)字化處理,而且可以結(jié)合CMOS制造工藝解決CZT面元像素陣列探測(cè)器的系統(tǒng)集成功耗大、噪聲大、體積大、靈敏度低等缺點(diǎn),進(jìn)而帶來(lái)了低功耗、低噪聲、小體積、高分辨率等許多優(yōu)點(diǎn)?;贑ZT探測(cè)成像系統(tǒng)的背景,

2、參考國(guó)內(nèi)外研究成果及文獻(xiàn),設(shè)計(jì)了一種適用于CZT讀出電路的閾值電路和一種較高速的LVDS接口電路,并完成對(duì)應(yīng)的電路設(shè)計(jì)仿真與版圖。
  本文電路基于Global Foundry0.35um工藝庫(kù),電源電壓3.3V,利用spectre等仿真軟件對(duì)所設(shè)計(jì)的模擬電路子模塊進(jìn)行了仿真,其子電路包括:帶隙電壓基準(zhǔn)、基準(zhǔn)電流源、DAC電路、選擇器電路、比較器電路、LVDS輸入電路以及LVDS輸出電路。該閾值電路在1v~2.016v之間產(chǎn)生了8

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論