一種鉗位電路的ESD保護(hù)研究與實(shí)現(xiàn).pdf

1、在現(xiàn)代集成電路工業(yè)中調(diào)查顯示，大約有37％的IC(Integrated Circuit)芯片失效與ESD/EOS（Electro-StaticDischarge/Eleetricity Over Stress）有關(guān)，隨著電路的集成度增加、柵氧厚度減薄、更高的工作頻率，電子元器件技術(shù)的發(fā)展，靜電對(duì)元器件的影響也越來(lái)越敏感。隨著IC芯片尺寸的持續(xù)縮小，ESD問(wèn)題表現(xiàn)得也更加突出，ESD已經(jīng)成為高集成度IC芯片中需要重視并著力解決的一個(gè)重要問(wèn)

2、題。因此，為了獲得性能更好，可靠性更高的IC芯片，對(duì)ESD開(kāi)展深入的研究并且找到解決方法十分必要。
　　產(chǎn)品研發(fā)是以成本最小化、利潤(rùn)的最大化為基本出發(fā)點(diǎn)，所以ESD的設(shè)計(jì)通常都是采用簡(jiǎn)單的GGNMOS的保護(hù)，并沒(méi)有考慮用電路級(jí)保護(hù)或者是二級(jí)保護(hù)。原因在于電路級(jí)保護(hù)或是二級(jí)保護(hù)耗費(fèi)面積且增加成本，因此ESD的問(wèn)題很難得到有效的解決。隨著市場(chǎng)的變化和應(yīng)用要求的提高，在不增加成本的條件下解決ESD問(wèn)題，面臨越來(lái)越大的挑戰(zhàn)。論文選擇IC產(chǎn)

3、品高效實(shí)用ESD設(shè)計(jì)研究，有比較重要的現(xiàn)實(shí)意義。
　　論文以ESD保護(hù)器件作為研究對(duì)象，從靜電的基本模型出發(fā)，闡述了各種模型的定義與標(biāo)準(zhǔn)。其中以工業(yè)中最常用的人體模型(HBM-Human Body Model)為主要的測(cè)量ESD能力的標(biāo)準(zhǔn)。本論文給出了改進(jìn)了實(shí)際產(chǎn)品中鉗位電路的ESD保護(hù)方案，即由原來(lái)的GGNMOS(Gate Gnd NMOS)保護(hù)方案改進(jìn)為GRNMOS(Gate Resistance NMOS)保護(hù)方案，通過(guò)分析