基于位流回讀的Virtex Ⅱ芯片內(nèi)嵌IP核的測試方法的研究.pdf_第1頁
已閱讀1頁,還剩81頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、由于FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)的現(xiàn)場可重復(fù)性編程的特點(diǎn),FPGA越來越被廣泛的應(yīng)用于航空、航天、通信、醫(yī)療等各個(gè)領(lǐng)域。隨著集成電路工藝技術(shù)的不斷進(jìn)步,FPGA的集成度越來越高,功耗越來越低,功能也越來越強(qiáng)大,因此相對于ASIC(Application Specific Integrated Circuit)的劣勢也在不斷的減小,優(yōu)勢不斷的凸顯出來。FPGA內(nèi)部不僅集成有大量的

2、邏輯門,而且集成有大量的嵌入式IP核,如Block RAM、乘法器、DLL等,FPGA的發(fā)展方向也越來越向SoPC(System-on-a-Programmable-Chip)的方向發(fā)展。同時(shí)為了保證FPGA的可靠性與穩(wěn)定性,FPGA的測試也越來越被重視。國內(nèi)外的許多學(xué)者對FPGA內(nèi)的邏輯資源與嵌入式IP核的測試方法進(jìn)行了研究,并提出了多種測試方法。
  本文從FPGA內(nèi)部的嵌入式IP核的可靠性問題出發(fā),在本實(shí)驗(yàn)室開發(fā)的基于邊界掃

3、描和位流回讀的FPGA測試系統(tǒng)的基礎(chǔ)上開展了對Xilinx公司的Virtex II系列FPGA中的Block RAM、乘法器等嵌入式IP核的測試方法的研究。本論文包含的內(nèi)容主要包括以下幾個(gè)部份:
  (1)、查閱Xilinx官方資料,對Virtex II系列 FPGA的內(nèi)嵌IP核Block RAM、乘法器的工作原理及結(jié)構(gòu)進(jìn)行研究,以便更好的對Block RAM、乘法器進(jìn)行功能性測試。
  (2)、本實(shí)驗(yàn)室開發(fā)了一個(gè)基于邊界掃

4、描和位流回讀的 FPGA測試系統(tǒng),該測試系統(tǒng)硬件結(jié)構(gòu)簡單,只需要一跟 USB-JTAG電纜線,主要是軟件部分的實(shí)現(xiàn),最大程度上削減了測試的硬件成本。
  (3)、查閱國內(nèi)外相關(guān)資料,在本實(shí)驗(yàn)室開發(fā)的基于邊界掃描和位流回讀的FPGA測試系統(tǒng)的基礎(chǔ)上,分別提出來了針對 Block RAM、乘法器的測試方法,并在本實(shí)驗(yàn)室開發(fā)的FPGA測試系統(tǒng)上進(jìn)行驗(yàn)證。
  本論文結(jié)合Virtex II系列 FPGA的實(shí)際結(jié)構(gòu),通過參考現(xiàn)有的測試

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論