課程設計--汽車車尾燈

1、<p><b>　　電子課程設計</b></p><p>　　課程設計題目：汽車車尾燈 </p><p><b>　　2013年12月</b></p><p>　　課程設計題目：汽車車尾燈</p><p><b>　　摘要</b></p>

2、<p>　　本次設計的目的就是通過實踐深入理解計算機組成原理，了解EDA技術(shù)[2]并掌握VHDL硬件描述語言的設計方法和思想。以計算機組成原理為指導，通過學習的VHDL語言結(jié)合電子電路的設計知識理論聯(lián)系實際，掌握所學的課程知識和基本單元電路的綜合設計應用。通過對實用汽車尾燈控制器[3]的設計，鞏固和綜合運用所學知識，提高IC設計能力，提高分析、解決計算機技術(shù)實際問題的獨立工作能力。</p><p>&l

3、t;b>　　設計任務與要求</b></p><p>　　隨著社會的發(fā)展，科學技術(shù)也在不斷的進步，狀態(tài)機的應用越來越廣泛。現(xiàn)代交通越來越擁擠，安全問題日益突出，在這種情況下汽車尾燈控制器的設計成為解決交通安全問題一種好的途徑。在本課程設計根據(jù)狀態(tài)機原理實現(xiàn)了汽車尾燈常用控制。汽車尾燈控制器應滿足以下基本要求：</p><p>　　汽車正常使用是指示燈不亮</p>

4、<p>　　汽車右轉(zhuǎn)時，右側(cè)的一盞燈亮</p><p>　　汽車左轉(zhuǎn)時，左側(cè)的一盞燈亮</p><p>　　汽車剎車時，左右兩側(cè)的指示燈同時亮</p><p>　　汽車夜間行駛時，左右兩側(cè)的指示燈同時一直亮，供照明使用</p><p><b>　　二、總體框圖</b></p><p>

5、;　　汽車尾燈和汽車運行狀態(tài)表</p><p>　　汽車尾燈控制電路設計總體框圖</p><p>　　各組成模塊實現(xiàn)的主要功能是通過開關(guān)控制從而實現(xiàn)汽車尾燈的點亮方式。汽車尾燈控制器有4個模塊組成，分別為：時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊。</p><p><b>　　選擇器件　</b></p>&l

6、t;p>　　1.裝有QuartusII軟件的計算機一臺。2.芯片：使用Altera公司生產(chǎn)的Cyclone系列芯片。3.EDA實驗箱一個。4.下載接口是數(shù)字芯片的下載接口（JTAG）主要用于FPGA芯片的數(shù)據(jù)下載。5.時鐘源。Cyclone的性能特性 Cyclone器件的性能足以和業(yè)界最快的FPGA進行競爭。Cyclone FPGA內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸

7、入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分。FPGA的基本特點主要有： 1）采用FPGA設計ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。 3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。 4）FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 5) FPGA采用高速

8、CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。</p><p>　　具體器件:4個撥碼開關(guān)：SW1-SW4 VGA[3..0]設置為0001</p><p>　　EP1C12核心板左側(cè)6個紅色LED，L1-L8用導線分別連線到IO9-IO14</p><p>　　EP1C12核心板上的一個50MHZ的晶振OSC，其作為時鐘應用</p>&l

9、t;p><b>　　7條導線</b></p><p><b>　　功能模塊</b></p><p><b>　　1.時鐘分頻模塊</b></p><p>　　時鐘分頻模塊的工作框圖</p><p>　　時鐘分頻模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL代碼：<

10、;/p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　USE IEEE.STD_LOGIC_ARITH.ALL;</p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　　ENTITY

11、 clk_fp IS</p><p>　　PORT(CLK:IN STD_LOGIC;</p><p>　　CP:OUT STD_LOGIC);</p><p>　　END ENTITY ;</p><p>　　ARCHITECTURE ART OF clk_fp IS</p><p>　　SIGNAL COUNT:

12、STD_LOGIC_VECTOR(7 DOWNTO 0);</p><p><b>　　BEGIN</b></p><p>　　PROCESS(CLK)</p><p><b>　　BEGIN</b></p><p>　　IF CLK'EVENT AND CLK = '1'T

13、HEN</p><p>　　COUNT <= COUNT + 1;</p><p><b>　　END IF;</b></p><p>　　END PROCESS;</p><p>　　CP<= COUNT(3);</p><p><b>　　END ART；</b&g

14、t;</p><p><b>　　系統(tǒng)仿真與調(diào)試</b></p><p>　　分頻模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖所示</p><p>　　對其仿真圖進行仿真分析：如圖所示,首先生成一個600ns的時鐘脈沖，通過時鐘分頻把600ns的脈沖分成一個40ns的脈沖，實現(xiàn)了信號同步。</p><p>　　2.汽車尾燈主控

15、模塊</p><p><b>　　主控模塊工作框圖</b></p><p>　　汽車尾燈主控模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL代碼：</p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　U

16、SE IEEE.STD_LOGIC_ARITH.ALL;</p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　　ENTITY zhukong IS</p><p>　　PORT(LEFT,RIGHT,BAKE,NIGHT :IN STD_LOGIC;</p><p>　　LP,RP,LR,

17、BRAKE_LED,NIGHT_LED:OUT STD_LOGIC);</p><p>　　END ENTITY ;</p><p>　　ARCHITECTURE ART OF zhukong IS</p><p><b>　　BEGIN </b></p><p>　　NIGHT_LED<=NIGHT;</p

18、><p>　　BRAKE_LED<=BAKE;</p><p>　　PROCESS(LEFT,RIGHT)</p><p>　　VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0);</p><p><b>　　BEGIN</b></p><p>　　TEMP:=

19、LEFT & RIGHT;</p><p>　　CASE TEMP IS</p><p>　　WHEN "00" =>LP<='0';RP<='0';LR<='0';</p><p>　　WHEN "01" =>LP<='0&#

20、39;;RP<='1';LR<='0';</p><p>　　WHEN "10" =>LP<='1';RP<='0';LR<='0';</p><p>　　WHEN OTHERS=>LP<='0';RP<='0&#

21、39;;LR<='1';</p><p><b>　　END CASE;</b></p><p>　　END PROCESS;</p><p><b>　　END ART;</b></p><p><b>　　系統(tǒng)仿真與調(diào)試</b></p>

22、<p>　　汽車尾燈主控模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖所示</p><p>　　對時序仿真圖進行分析：RIGHT，LEFT,NIGHT,BRAKE 為輸入信號，RIGHT為1表示右轉(zhuǎn)，LEFT為1表示左轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。RP,LP,NIGHT_LED,BRAKE_LED為輸出信號。如圖所示：當RIGHT為1時，產(chǎn)生一個RP為1的信號脈沖輸出，當LEFT為1時

23、，產(chǎn)生一個LP為1的信號脈沖輸出，當NIGHT為1時，產(chǎn)生一個NIGHT_LED為1的信號脈沖輸出。當BRAKE為1時，產(chǎn)生一個BRAKE_LED為1的信號脈沖輸出。</p><p><b>　　左邊燈控制模塊 </b></p><p>　　左邊燈控制模塊的工作框圖</p><p>　　左邊燈控制模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHD

24、L代碼：</p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　USE IEEE.STD_LOGIC_ARITH.ALL;</p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　

25、　ENTITY leftkong IS</p><p>　　PORT(CLK,LP, LR,BRAKE,NIGHT:IN STD_LOGIC;</p><p>　　LEDL,LEDB,LEDN:OUT STD_LOGIC);</p><p>　　END ENTITY ;</p><p>　　ARCHITECTURE ART OF leftk

26、ong IS</p><p><b>　　BEGIN </b></p><p>　　LEDB<=BRAKE;</p><p>　　LEDN<=NIGHT;</p><p>　　PROCESS(CLK,LP,LR)</p><p><b>　　BEGIN</b>&l

27、t;/p><p>　　IF CLK'EVENT AND CLK = '1' THEN</p><p>　　IF(LR ='0')THEN</p><p>　　IF(LP = '0')THEN</p><p>　　LEDL<='0';</p><p&g

28、t;<b>　　ELSE</b></p><p>　　LEDL<='1';</p><p><b>　　END IF;</b></p><p><b>　　ELSE</b></p><p>　　LEDL <='0';</p>

29、;<p><b>　　END IF; </b></p><p><b>　　END IF;</b></p><p>　　END PROCESS;</p><p><b>　　END ART;</b></p><p><b>　　系統(tǒng)仿真與調(diào)試</b

30、></p><p>　　左邊燈控制模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如下圖所示</p><p>　　對時序仿真圖進行分析：LP，LR,NIGHT,BRAKE 為輸入信號，LP為1表示左轉(zhuǎn)，LR為1表示右轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。LEDL,LEDB,LEDN為輸出信號,表示汽車左側(cè)的三盞燈。如圖所示：當LP為1時，LEDL輸出為1表示左側(cè)燈亮，當BRAKE

31、為1時，LEDB輸出為1表示左側(cè)燈亮，當NIGHT為1時，LEDN輸出為1表示左側(cè)燈亮。當LR為1時，左側(cè)三盞燈輸出均為0。即沒有燈亮。</p><p><b>　　右邊燈控制模塊</b></p><p>　　右邊燈控制模塊的工作框圖</p><p>　　右邊燈控制模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL代碼：</p>

32、<p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　USE IEEE.STD_LOGIC_ARITH.ALL;</p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　　ENTITY rightko

33、ng IS</p><p>　　PORT(CLK,RP, LR,BRAKE,NIGHT:IN STD_LOGIC;</p><p>　　LEDR,LEDB,LEDN:OUT STD_LOGIC);</p><p>　　END ENTITY ;</p><p>　　ARCHITECTURE ART OF rightkong IS</p&g

34、t;<p><b>　　BEGIN </b></p><p>　　LEDB<=BRAKE;</p><p>　　LEDN<=NIGHT;</p><p>　　PROCESS(CLK,RP,LR)</p><p><b>　　BEGIN</b></p><

35、p>　　IF CLK'EVENT AND CLK = '1' THEN</p><p>　　IF(LR = '0')THEN</p><p>　　IF(RP = '0')THEN</p><p>　　LEDR <='0';</p><p><b>　

36、　ELSE</b></p><p>　　LEDR <= '1';</p><p><b>　　END IF;</b></p><p><b>　　ELSE</b></p><p>　　LEDR <='0';</p><p&g

37、t;<b>　　END IF;</b></p><p><b>　　END IF;</b></p><p>　　END PROCESS;</p><p><b>　　END ART;</b></p><p><b>　　系統(tǒng)仿真與調(diào)試</b></p&

38、gt;<p>　　右邊燈控制模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖所示</p><p>　　對時序仿真圖進行分析：RP，LR,NIGHT,BRAKE 為輸入信號，LR為1表示左轉(zhuǎn)，RP為1表示右轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。LEDR,LEDB,LEDN為輸出信號,表示汽車右側(cè)的三盞燈。如圖所示：當RP為1時，LEDR輸出為1表示右側(cè)燈亮，當BRAKE為1時，LEDB輸出為1

39、表示右側(cè)燈亮，當NIGHT為1時，LEDN輸出為1表示右側(cè)燈亮。當LR為1時，右側(cè)三盞燈輸出均為0。即沒有燈亮。 </p><p><b>　　總體設計電路圖 </b></p><p>　　1.總體設計電路原理圖</p><p><b>　　詳細分析</b></p><p>　　當汽車正常行駛時所有

40、指示燈都不亮；當汽車向右轉(zhuǎn)彎時，汽車右側(cè)的指示燈RD1亮；當汽車向左側(cè)轉(zhuǎn)彎時，汽車左側(cè)的指示燈LD1亮；當汽車剎車時，汽車右側(cè)的指示燈RD2和汽車左側(cè)的指示燈LD2同時亮；當汽車在夜間行駛時，汽車右側(cè)的指示燈RD3和汽車左側(cè)的指示燈LD3同時一直亮。通過設置系統(tǒng)的輸入信號：系統(tǒng)時鐘信號CLK，汽車左轉(zhuǎn)彎控制信號LEFT，汽車右轉(zhuǎn)彎控制信號RIGHT，剎車信號BRAKE，夜間行駛信號NIGHT和系統(tǒng)的輸出信號：汽車左側(cè)3盞指示燈LD1、L

41、D2、LD3和汽車右側(cè)3盞指示燈RD1、RD2、RD3實現(xiàn)以上功能。</p><p><b>　　管腳分配圖</b></p><p><b>　　硬件驗證情況</b></p><p><b>　　第一個圖為左燈亮</b></p><p><b>　　第二個圖為右燈亮&

42、lt;/b></p><p><b>　　第三個圖為剎車燈亮</b></p><p><b>　　總結(jié)</b></p><p>　　通過兩星期的緊張工作，最后完成了我的設計任務——汽車尾燈控制器的設計。通過本次課程設計的學習，我深深的體會到設計課的重要性和目的性。本次設計課不僅僅培養(yǎng)了我們實際操作能力，也培養(yǎng)了我們靈

43、活運用課本知識，理論聯(lián)系實際，獨立自主的進行設計的能力。它不僅僅是一個學習新知識新方法的好機會，同時也是對我所學知識的一次綜合的檢驗和復習，使我明白了自己的缺陷所在，從而查漏補缺。希望學校以后多安排一些類似的實踐環(huán)節(jié)，讓同學們學以致用。</p><p>　　在設計中要求我要有耐心和毅力，還要細心，稍有不慎，一個小小的錯誤就會導致結(jié)果的不正確，而對錯誤的檢查要求我要有足夠的耐心，通過這次設計和設計中遇到的問題，也積

44、累了一定的經(jīng)驗，對以后從事集成電路設計工作會有一定的幫助。在應用VHDL的過程中讓我真正領(lǐng)會到了其并行運行與其他軟件順序執(zhí)行的差別及其在電路設計上的優(yōu)越性。用VHDL硬件描述語言的形式來進行數(shù)字系統(tǒng)的設計方便靈活，利用EDA軟件進行編譯優(yōu)化仿真極大地減少了電路設計時間和可能發(fā)生的錯誤，降低了開發(fā)成本，這種設計方法必將在未來的數(shù)字系統(tǒng)設計中發(fā)揮越來越重要的作用。</p><p><b>　　參考文獻<

45、;/b></p><p>　　[1] 王愛英.計算機組成與結(jié)構(gòu).北京:清華大學出版社,2001.2， </p><p>　　[2]黃仁欣.EDA技術(shù)實用教程.北京:清華大學出版社,2006</p><p>　　[3] 曹昕燕，周鳳臣，聶春燕.EDA技術(shù)實驗與課程設計.北京:清華大學出版社,2006.5</p><p>　　[4] 楊亦