10Gbps真隨機(jī)數(shù)產(chǎn)生器設(shè)計(jì)與驗(yàn)證.pdf

1、量子密鑰分發(fā)(QKD)系統(tǒng)對(duì)真隨機(jī)數(shù)有著實(shí)時(shí)而大量的需求。且隨著QKD系統(tǒng)升級(jí)和未來(lái)小型化發(fā)展需要，現(xiàn)有商用真隨機(jī)數(shù)芯片與一些科研階段的高速真隨機(jī)數(shù)產(chǎn)生設(shè)備，均不能同時(shí)滿足速度和體積的要求。為此，QKD系統(tǒng)升級(jí)需求提出設(shè)計(jì)具有多通道的高速真隨機(jī)數(shù)產(chǎn)生器的半導(dǎo)體芯片。
　　高速真隨機(jī)數(shù)產(chǎn)生芯片需要滿足以下需求:
　　1.每路真隨機(jī)數(shù)產(chǎn)生率最高數(shù)據(jù)率需要達(dá)到1Gbps，真隨機(jī)數(shù)的輸出需要為定頻輸出，對(duì)于每一個(gè)請(qǐng)求（時(shí)鐘），必須有

2、一位真隨機(jī)數(shù)的輸出;
　　2.單芯片需要集成10路獨(dú)立的真隨機(jī)數(shù)產(chǎn)生通道，以滿足量子光源在指定發(fā)生頻率時(shí)，對(duì)真隨機(jī)數(shù)的并行需求;
　　3.體積和功耗盡量控制，以方便系統(tǒng)的升級(jí)和集成化設(shè)計(jì)。
　　為了實(shí)現(xiàn)上述目標(biāo)，針對(duì)現(xiàn)有真隨機(jī)數(shù)產(chǎn)生方案進(jìn)行研究，并選擇能容易且可靠的以半導(dǎo)體芯片形式實(shí)現(xiàn)的數(shù)字電路時(shí)鐘抖動(dòng)采樣方案。首先對(duì)真隨機(jī)產(chǎn)生器的結(jié)構(gòu)進(jìn)行了數(shù)學(xué)分析，并使用FPGA對(duì)方案進(jìn)行拓?fù)浣Y(jié)構(gòu)原型驗(yàn)證;再利用半導(dǎo)體CMOS工藝完

3、成了芯片設(shè)計(jì)，通過(guò)MPW形式進(jìn)行了流片加工，并進(jìn)行了芯片封裝和測(cè)試。最后利用配套的高速真隨機(jī)數(shù)驗(yàn)證系統(tǒng)采集真隨機(jī)數(shù)，用于NIST隨機(jī)數(shù)測(cè)試。
　　最終，真隨機(jī)數(shù)產(chǎn)生器原型芯片實(shí)現(xiàn)了如下指標(biāo)，成功完成預(yù)期設(shè)計(jì)目標(biāo)。
　　1.在6mm×6mm的QFN48封裝內(nèi)，實(shí)現(xiàn)了10通道獨(dú)立的真隨機(jī)數(shù)產(chǎn)生器，單通道支持定頻最高數(shù)據(jù)率1Gbps。
　　2.在3.3V IO電源和1.2V核心電源供電，1Gbps數(shù)據(jù)產(chǎn)生率，10通道全開(kāi)的條

4、件下，典型功耗為800mW。
　　3.在1Gbps的數(shù)據(jù)產(chǎn)生率條件下，產(chǎn)生的真隨機(jī)數(shù)可以通過(guò)NIST隨機(jī)數(shù)質(zhì)量驗(yàn)證。
　　本論文的創(chuàng)新點(diǎn)主要表現(xiàn)在如下幾個(gè)方面:
　　1.在6mm×6mm的QFN48封裝內(nèi)，實(shí)現(xiàn)了10通道獨(dú)立的真隨機(jī)數(shù)產(chǎn)生器，每通道數(shù)據(jù)產(chǎn)生率可達(dá)1Gbps，芯片具有高速高集成度的特點(diǎn)。
　　2.建立了完備的真隨機(jī)數(shù)測(cè)試平臺(tái)，完成了芯片的隨機(jī)性驗(yàn)證。測(cè)試結(jié)果表明，其真隨機(jī)性能夠滿足NIST標(biāo)準(zhǔn)要求。