基于FPGA的高速視頻采集和傳輸電路設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩74頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、高速視頻采集系統(tǒng)既能記錄人眼無法分辨的高速過程，又能得到高速運(yùn)動目標(biāo)的位置姿態(tài)信息，通過對大量的高速數(shù)據(jù)進(jìn)行存儲和后續(xù)處理，可為現(xiàn)代機(jī)載武器系統(tǒng)的多科目綜合試驗(yàn)提供技術(shù)保障。相比于發(fā)達(dá)國家，我國對高速視頻采集技術(shù)的研究相對滯后，為了打破國外在機(jī)載高速視頻采集方面的技術(shù)封鎖及產(chǎn)品壟斷，研制一款適用于武器系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)具有重要意義。
　　本文針對機(jī)載武器系統(tǒng)目標(biāo)物飛行過程記錄為背景，研究了高速視頻采集和傳輸系統(tǒng)的關(guān)鍵技術(shù)，設(shè)計(jì)

2、了基于FPGA的高速視頻采集和傳輸系統(tǒng)，主要包括前端視頻采集模塊、視頻數(shù)據(jù)傳輸模塊、視頻顯示模塊及存儲模塊，其中存儲包括緩存和外部存儲。
　　使用CMOS圖像傳感器采集圖像信息，采用Camera Link接口數(shù)據(jù)線傳輸視頻數(shù)據(jù)，設(shè)計(jì)4片DDR2 SDRA(1)并行緩存高速數(shù)據(jù)，將視頻數(shù)據(jù)存入固態(tài)硬盤內(nèi)，通過VGA接口實(shí)時顯示采集的圖像。
　　選擇Verilog硬件描述語言在QuartusⅡ環(huán)境下分模塊進(jìn)行邏輯設(shè)計(jì)，主要包括攝

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論