基于FPGA技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩71頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文以FPGA作為控制核心，利用高速A/D電路設(shè)計(jì)一數(shù)據(jù)采集系統(tǒng)，系統(tǒng)采集的數(shù)據(jù)經(jīng)由USB接口傳送到計(jì)算機(jī)進(jìn)行顯示和分析。系統(tǒng)特點(diǎn)為采樣速率高，對(duì)采集數(shù)據(jù)實(shí)施實(shí)時(shí)低通濾波，采集的數(shù)據(jù)先存儲(chǔ)在系統(tǒng)的SRAM中，然后上傳到計(jì)算機(jī)。整個(gè)采集與上傳過程由計(jì)算機(jī)上的軟件控制。
　　 采用Cypress公司的EZ-USB FX2LP系列芯片作為USB的接口控制芯片，EZ-USB通過自定義的控制傳輸來傳送由計(jì)算機(jī)發(fā)送到FPGA的控制信號(hào)和FP

2、GA發(fā)送到計(jì)算機(jī)的狀態(tài)信號(hào)，通過被動(dòng)FIFO模式傳送由FPGA發(fā)送到計(jì)算機(jī)的數(shù)據(jù)信號(hào)。FPGA主要實(shí)現(xiàn)對(duì)A/D芯片、SRAM芯片和EZ-USB芯片的控制，并接收EZ-USB發(fā)來的控制信號(hào)，回送EZ-USB狀態(tài)信號(hào)。FPGA還負(fù)責(zé)對(duì)采集的信號(hào)進(jìn)行實(shí)時(shí)低通濾波，該功能通過IP核FIR COMPILER來實(shí)現(xiàn)。
　　 論文主要介紹了系統(tǒng)組成芯片的功能和特性，以及USB的工作原理，對(duì)系統(tǒng)電路進(jìn)行了設(shè)計(jì)，實(shí)現(xiàn)了FPGA內(nèi)部的控制電路，編寫

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論