基于OpenRISC1200的SoC系統(tǒng)搭建及LDPC整合驗證.pdf

1、隨著4G通訊的普及，以及5G高速率大容量信息的交互時代的到來，對移動通信設(shè)備，如智能手機、平板電腦、可穿戴設(shè)備的信息傳輸準確性與可靠性提出了更高的要求。信道糾錯碼作為現(xiàn)代數(shù)字通信技術(shù)的核心，最大限度的保證了信息傳輸?shù)目煽啃浴５兔芏刃ｒ灒↙DPC）碼作為一種優(yōu)秀的信道編碼可以滿足低誤碼率的需求。作為移動設(shè)備的最大優(yōu)勢就是其便攜性，這就要求設(shè)備不僅具有較快的計算速度同時還要有較小的體積。SoC技術(shù)可以有效的縮小傳統(tǒng)ASIC電路的體積。隨著集

2、成電路技術(shù)的發(fā)展以及 SoC技術(shù)的完善，以前需要多個芯片來實現(xiàn)的功能現(xiàn)在可以由一個SoC系統(tǒng)實現(xiàn)。SoC是以嵌入式操作系統(tǒng)為軟件核心，以IP核復用技術(shù)為硬件核心，將整個系統(tǒng)集成在一塊芯片上，實現(xiàn)一個完整的電路。
　　本文提出了一個 SoC系統(tǒng)的構(gòu)架和實現(xiàn)方案，選取免費的開源處理器OpenRISC1200處理器作為核心，總線標準采取Wishbone總線結(jié)構(gòu)，其他組成部件包括定時器、存儲器RAM、指令和數(shù)據(jù)緩存以及仲裁器等，并且對設(shè)計

3、的SoC進行了實現(xiàn)以及功能的驗證。
　　其次，用SystemVerilog搭建了層次化的驗證平臺，同時在驗證平臺當中增加了由MATLAB編寫的LDPC譯碼器黃金參考模型，采取了隨機測試與定向測試相結(jié)合的方案，測試了480個測試用例使定義的功能覆蓋率達到了100％，從而驗證了設(shè)計團隊設(shè)計的LDPC譯碼器IP核。為LDPC譯碼器IP核設(shè)計了符合Wishbone總線規(guī)范的接口，并將其作為獨立IP核添加到SoC系統(tǒng)中。
　　然后，對

4、添加了 LDPC譯碼器 IP核的SoC系統(tǒng)進行了驗證。為了方便后續(xù)FPGA下載測試，驗證過程中添加了波特率為9600的UART串口IP單元，通過串口讀出LDPC譯碼結(jié)果。編寫Perl腳本，對比讀出結(jié)果與預期結(jié)果，結(jié)果顯示每次讀出的4608個LDPC譯碼數(shù)據(jù)與預期值完全相同。
　　最后提出了FPGA快速驗證流程，并且成功將整個SoC系統(tǒng)在型號為Altera Stratix II EP2S60F1020C3的FPGA上進行了移植。實際

5、綜合頻率達到115MHZ，使用Combinational ALUTs為7594，Logic registers為3951,占用Block memory393/424(92.7%)。存儲器占用達到92.7%是因為LDPC譯碼器需要大量的存儲單元進行迭代計算。通過軟件和硬件的驗證，表明了將LDPC譯碼器作為獨立IP應用到SoC系統(tǒng)中的方案切實可行有效。
　　本論文主要貢獻是提出了一個將信道編解碼模塊LDPC譯碼器作為獨立IP應用到一個