電子技術(shù)第15講(觸發(fā)器、寄存器)

1、第16講,,,第14章 時(shí)序邏輯電路,14.1 觸發(fā)器 R-S觸發(fā)器 D觸發(fā)器14.2 寄存器,第14章 時(shí)序邏輯電路,14.1 觸發(fā)器,14.1.1 R-S觸發(fā)器,RD— RESET直接復(fù)位端,S D— SET直接置位端,1. 基本的R-S觸發(fā)器組成：用2個(gè)與非門(或或非門)構(gòu)成,R-S觸發(fā)器真值表,,0,1,1,1,0,0,,RD=0同時(shí)SD=1時(shí), Q=0。故RD稱為復(fù)位端,或稱為清0端

2、,R-S觸發(fā)器真值表,0,1,1,1,0,0,SD=0同時(shí)RD=1時(shí), Q=1。故SD稱為置位端,或稱為置1端,,R-S觸發(fā)器真值表,? 指R、S從01或10變成11時(shí),輸出端狀態(tài)不變,1,,1,1,1,0,0,,R-S觸發(fā)器真值表,? 指RD、SD同時(shí)從00變成11時(shí), 輸出端狀態(tài)不定,0,,0,1,1,1,,1,R-S觸發(fā)器真值表,? 指RD、SD同時(shí)從00變成11時(shí), 輸出端狀態(tài)不定,,0,0,0,0,R-S 觸發(fā)器特

3、點(diǎn):,(2) 可觸發(fā)使之翻轉(zhuǎn) (使RD、SD之一為0時(shí)可翻轉(zhuǎn)).,(3) 具有記憶功能(RD、SD都為1時(shí)，保持原來(lái)狀態(tài)).,R-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器,,R-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器,R-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器,正脈沖,負(fù)脈沖,2. 時(shí)鐘控制電平觸發(fā)的R-S觸發(fā)器,觸發(fā)器功能表,R、S控制端,CP R S Q n+1 說(shuō)明 1 0 0 Qn 保持

4、 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 ? ? Qn 保持,時(shí)鐘控制電平觸發(fā)的R-S觸發(fā)器(續(xù)),時(shí)鐘控制 —只有CP=1時(shí),輸出端狀態(tài)才能改變,電平觸發(fā)— 在CP=1時(shí),控制端R、S的電平(1或0)發(fā)生變化時(shí),輸出端狀態(tài)才改變,用途: D觸發(fā)器和J-K觸發(fā)器的內(nèi)部電路,14

5、.1.2 D觸發(fā)器,1. 時(shí)鐘控制電平觸發(fā)的D觸發(fā)器,,,,D,,,,其他兩種情況不會(huì)出現(xiàn),時(shí)鐘控制電平觸發(fā)的D觸發(fā)器,CP=1時(shí), Q n+1=DCP=0時(shí), 保持原狀,D觸發(fā)器具有數(shù)據(jù)記憶功能,時(shí)鐘控制電平觸發(fā)的D觸發(fā)器,符號(hào),2.維持阻塞型D觸發(fā)器,符號(hào),維持阻塞型D觸發(fā)器的引腳功能,符號(hào),D數(shù)據(jù)輸入端,CP時(shí)鐘脈沖,維持阻塞型D觸發(fā)器的引腳功能(續(xù)),功能表,觸發(fā)方式: 邊沿觸發(fā) (時(shí)鐘上升沿觸發(fā)),功能表說(shuō)明：

6、 在CP上升沿時(shí)，Q等于D；在CP高電平、低電平和下降沿時(shí)，Q保持不變,時(shí)鐘下降沿觸發(fā)的維持阻塞型D觸發(fā)器,功能表,功能表說(shuō)明： 在CP下降沿時(shí)，Q等于D；在CP高電平、低電平和上升沿時(shí)，Q保持不變,3. 集成D觸發(fā)器介紹,(1) 集成雙D觸發(fā)器74LS74,,D觸發(fā)器應(yīng)用舉例: 用D觸發(fā)器 將一個(gè)時(shí)鐘進(jìn)行2分頻.,CP,RD、SD不用時(shí),甩空或通過(guò)4.7k?的電阻吊高電平,頻率FQ = FCP/

7、2,用2個(gè)2分頻器級(jí)聯(lián)組成一個(gè)4分頻器,1Q,2Q,F2Q =F1Q /2 = FCP/4,(2) 集成4D觸發(fā)器74LS175,特點(diǎn): 一個(gè)集成電路中有4個(gè)D觸發(fā)器, 時(shí)鐘CP公共, 清0端RD公共,集成4D觸發(fā)器74LS175的應(yīng)用舉例—搶答電路,,,,(3) 集成8D觸發(fā)器,內(nèi)部有8個(gè)D觸發(fā)器 Q輸出 R公共 CP公共,課堂練習(xí),題目:時(shí)鐘CP及輸

8、入信號(hào)D 的波形如圖所示,試畫(huà) 出各觸發(fā)器輸出端Q的波形,設(shè)各輸出端Q的 初始狀態(tài)=0.,課堂練習(xí)(續(xù)),,,課堂練習(xí)(續(xù)),14.2寄存器,14.2.1 數(shù)碼寄存器(并行寄存器),一個(gè)D觸發(fā)器組成1位的數(shù)碼寄存器,CP上升沿,Q =DCP高電平、低電平、 下降沿，Q不變,由D觸發(fā)器組成，用于存放數(shù)碼,由4D集成電路74LS175組成4位二進(jìn)制數(shù)寄存器,,數(shù)碼寄存器(續(xù)),4位二進(jìn)制數(shù),,數(shù)

9、碼寄存器(續(xù)),由8D集成電路74LS273組成8位二進(jìn)制數(shù)寄存器,8位二進(jìn)制數(shù)D7~D0,,數(shù)碼寄存器用于計(jì)算機(jī) 并行輸入/輸出接口,,D7~D0,計(jì)算機(jī)CPU控制信號(hào),計(jì)算機(jī)CPU數(shù)據(jù)總線,輸出接口,14.2.2 串行移位寄存器,1. 用D觸發(fā)器組成的移位寄存器,Di,Q4,13.6 寄存器,13.6.2 串行移位寄存器,1. 用D觸發(fā)器組成的移位寄存器,經(jīng)4個(gè)CP脈沖,Di 出現(xiàn)在Q4上,,,Q1 Q2 Q3 Q4,由D觸

10、發(fā)器組成的串行移位寄存器功能表,循環(huán)移位寄存器,經(jīng)4個(gè)CP脈沖循環(huán)一周,,,,既具有串行輸入又具有并行輸入的移位寄存器,1 0 1 0,0,1,1,1,0,1,R=1S=0Q1=1,R=1S=0Q3=1,R=1S=1Q2不變,R=1S=1Q4不變,1,14.2.3 集成電路雙向移位寄

11、存器(74LS194),右移串入數(shù)據(jù),時(shí)鐘,左移串入數(shù)據(jù),雙向移位寄存器74LS194的功能,用雙向移位寄存器74LS194組成節(jié)日彩燈控制電路,MB=0,MA=1右移控制,Q=0時(shí)LED亮,清0按鍵,本課小結(jié),1. 觸發(fā)器類型,(1)基本R-S觸發(fā)器,(2)時(shí)鐘控制電平觸發(fā)R-S觸發(fā)器,(3)CP電平觸發(fā)D觸發(fā)器,(4) CP上升沿觸發(fā)維持— 阻塞型 D觸發(fā)器,觸發(fā)器類型(續(xù)),2. 重點(diǎn)掌握的內(nèi)容,(1) 基本的R