串行輸入并行輸出的移位寄存器-eda仿真

1、串行輸入串行輸入并行輸出的移位寄存器并行輸出的移位寄存器功能模塊部分功能模塊部分moduleshifter_sipo(data_inclkclrshift_endata_out)定義模塊名及輸入、輸出變量parametersize=4定義size為常數(shù)4inputdata_inclkclrshift_en輸入端口output[size:1]data_out輸出端口reg[size:1]data_out輸出變量為四位的寄存器型always

2、@(posedgeclk)always過程塊[敏感事件列表（時(shí)鐘上升沿有效）]if(!clr)如果清零信號(hào)不為零data_out=b0把二進(jìn)制0賦給輸出端口data_outelseif(shift_en)如果shiften不為0begin串行塊data_out=data_out1data_out左移一位，結(jié)果原賦給data_oudata_out[1]=data_in把輸入端口的值賦給輸出端口的第一位endendmodule測(cè)試模塊部分測(cè)

3、試模塊部分modulesti_shifter；測(cè)試模塊名parametersize=8定義size為常數(shù)8wire[size:1]data_out定義data_out為8位的連線形regclkclrdata_inshift_en定義clkclrdata_inshift_en為寄存型shifter_siposh1(data_inclkclrshift_endata_out)調(diào)用功能模塊defparamsh1.size=size對(duì)實(shí)例sh1

4、的size變量進(jìn)行重新賦值initialbegininitial過程塊clk=0把0賦給變量clkclr=1把1賦給變量clrshift_en=1把1賦給變量shift_endata_in=0把0賦給變量data_in#10data_in=110個(gè)時(shí)間單位后，把1賦給變量data_in#20data_in=020個(gè)時(shí)間單位后，把0賦給變量data_in#30data_in=130個(gè)時(shí)間單位后，把1賦給變量data_in#40data_i

5、n=040個(gè)間單位后，把0賦給變量data_in#50clr=050個(gè)時(shí)間單位后，把0賦給變量clr#10data_in=110個(gè)時(shí)間單位后，把1賦給變量data_in#20clr=120個(gè)時(shí)間單位后，把1賦給變量clr#50shift_en=050個(gè)時(shí)間單位后，把0賦給變量shift_en#40data_in=040個(gè)時(shí)間單位后，把0賦給變量data_in#10shift_en=110個(gè)時(shí)間單位后，把1賦給變量shift_en#40d