數字電子技術基礎-ch03-4

1、3.4 常用組合邏輯電路,3.4.1 編碼器,3.4.2 譯碼器/數據分配器,3.4.4 數值比較器,3.4.3 數據選擇器,3.4.5 加法器,編碼器 (Encoder)的定義與分類,編碼：賦予二進制代碼特定含義的過程稱為編碼。,如：8421BCD碼中，用1000表示數字8,如：ASCII碼中，用1000001表示字母A等。,編碼器：具有編碼功能的邏輯電路。,3.4.1 編碼器,能將每一個編碼輸入信號變換為不同的二進制的代碼輸

2、出。,如8線—3線編碼器：將8個輸入的信號分別編成 8個3位二進制數碼輸出。,如BCD編碼器：將10個編碼輸入信號分別編成10個4位碼輸出。,編碼器的邏輯功能：,◆ 編碼器 (Encoder)的定義與分類,3.4.1 編碼器,編碼器的分類：,普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生混亂。,優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預先設定的優(yōu)先級別，只對其中優(yōu)

3、先權最高的一個進行編碼。,◆ 編碼器 (Encoder)的定義與分類,3.4.1 編碼器,普通編碼器優(yōu)先編碼器,,二進制編碼器的結構框圖,普通二進制編碼器,1.普通編碼器,,,3.4.1 編碼器,(1) 4線—2線普通二進制編碼器 (設計),,,,,編碼器的輸入為高電平有效。,,1.普通編碼器,3.4.1 編碼器,,,1.普通編碼器,3.4.1 編碼器,2. 優(yōu)先編碼器,優(yōu)先編碼器的提出：,實際應用中，經常有兩個或更多輸入編碼信號同

4、時有效。,必須根據輕重緩急，規(guī)定好這些外設允許操作的先后次 序，即優(yōu)先級別。,識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼的邏輯部件稱為優(yōu)先編碼器。,3.4.1 編碼器,(1)優(yōu)先編碼器線(4—2 線優(yōu)先編碼器)（設計）,（1）列出功能表,,高,低,（2）寫出邏輯表達式,（3）畫出邏輯電路（略）,輸入編碼信號高電平有效，輸出為二進制代碼,輸入為編碼信號I3 ? I0 輸出為Y1 Y0,優(yōu)先編碼器CD4532的示意框圖,3

5、. 集成電路編碼器,,,3.4.1 編碼器,優(yōu)先編碼器CD4532功能表,為什么要設計GS、EO輸出信號？,,例3.4.1 用二片CD4532 構成16線-4線優(yōu)先編碼器,其邏輯圖如下圖所示，試分析其工作原理。,。,0,0,0 0 0 0 0,當使能端EI=0時，無編碼輸出。,0,。,1,1,0

6、 0 0 0,0,0 1 1 1,哪塊芯片的優(yōu)先級高？,1,。,1,0,1 0 0 0,0,1 1

7、 1 1,譯碼器的分類：,譯碼：譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某一特定含義的信號(即電路的某種狀態(tài))。,◆ 譯碼器的定義與分類,譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。,唯一地址譯碼器,代碼變換器,將一系列代碼轉換成與之一一對應的有效信號。,將一種代碼轉換成另一種代碼。,二進制譯碼器 二—十進制譯碼器顯示譯碼器,常見的唯一地址譯碼器：,,3.4.2 譯碼器/數據分配器,,,,

8、1. 二進制譯碼器,n 個輸入端,使能輸入端,2n個輸出端,設輸入端的個數為n，輸出端的個數為M=2n,3.4.2 譯碼器/數據分配器,（1）2線 —4線譯碼器的邏輯電路(分析）,3.4.2 譯碼器/數據分配器,-邏輯符號說明,,(2) 集成二進制譯碼器（74HC139）,(b) 3線—8線譯碼器（74HC138）,,,邏輯符號,,,3.4.2 譯碼器/數據分配器,74HC138功能表,,,,,3.4.2 譯碼器/數據分配器,

9、①3線—8線譯碼器邏輯功能,,基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數。,◆用譯碼器實現(xiàn)邏輯函數。,...,當E3 =1 ，E2 = E1 = 0時,3.4.2 譯碼器/數據分配器,②譯碼器的應用,例3.4.2 用3線-8線譯碼器74HC138和必要的邏輯門實現(xiàn)函數,解：（1）首先將邏輯函數L變換為最小項表達式：,=,=,3.4.2 譯碼器/數據分配器,（2）將上式兩次求反，并用摩根定律變換可得,3.4.2 譯碼器/數據

10、分配器,（3）畫出邏輯電路,首先要使3線—8線譯碼器處于工作狀態(tài):使E3=1，且,=,= 0,在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合邏輯函數.,總結：利用3線—8線譯碼器組成函數產生器的一般步驟：,◆將函數變換成最小項表達式；,◆將函數的輸入變量作為譯碼器輸入信號A2、 A1 、 A0 ；,◆凡是邏輯表達式中有的最小項（mi ）,則將譯碼器相應輸出（Yi ）接入與非門的輸入端,與非門的輸出即為輸出函數。,=,= 0；,◆使器件

11、處于使能狀態(tài), 即使E3= 1，且,3.4.2 譯碼器/數據分配器,,該電路實現(xiàn)了4線—16線譯碼器的邏輯功能。,用兩片3線—8線譯碼器74HC138 擴展為4線—16線譯碼器,◆譯碼器的擴展,工作。對應輸入代碼，輸出相應低電平。,芯片被禁止，其輸出全為高電平,ABCD=0000~0111時,ABCD=1000~1111時，,芯片被禁止，其輸出全為高電平,工作。對應輸入代碼，輸出相應低電平。,,,,,,,,,,,,,,,,,2. 二—

12、十進制譯碼器,真值表,,,,,,,,,,,3.4.2 譯碼器/數據分配器,2、二—十進制譯碼器,功能：將8421BCD碼譯成為10個狀態(tài)輸出。,,3.4.2 譯碼器/數據分配器,,,,3.七段顯示譯碼器,,,3.4.2 譯碼器/數據分配器,3. 七段顯示譯碼器,（1）最常用的顯示器有：半導體發(fā)光二極管和液晶顯示器。,3.4.2 譯碼器/數據分配器,,常用的集成七段顯示譯碼器,—CMOS七段顯示譯碼器74HC4511,,顯示譯碼器

13、與顯示器的連接方式,CMOS七段顯示譯碼器74HC4511功能表,CMOS七段顯示譯碼器74HC4511功能表(續(xù)),十進制或功能,例3.4.3 由譯碼器、顯示譯碼及4個七段顯示器構成的4位動態(tài)顯示電路如圖所示，試分析工作原理。,,,位選擇信號A1、A0控制 依次產生低電平 ，使4個顯示器輪流顯示。要顯示的數據組依次送到D3D2D1D0 分別在4個顯示器上顯示。利用人眼的視覺暫留時間，可以看到穩(wěn)定的數字。,,數

14、據分配器：相當于多輸出的單刀多擲開關，是將公共數據線上的數據按需要送到不同的通道上去的邏輯電路。,數據分配器示意圖,4.數據分配器,3.4.2 譯碼器/數據分配器,,010,110,100,3.4.2 譯碼器/數據分配器,4. 數據分配器,,74HC138譯碼器作為數據分配器時的功能表,,,,,,,,,,,,3.4.3 數據選擇器,1. 數據選擇器的功能與工作原理,數據選擇的功能：在通道選擇信號的作用下，將多個通道的數

15、據分時傳送到公共的數據通道上去的。,數據選擇器：能實現(xiàn)數據選擇功能的邏輯電路。它的作用相當于多個輸入的單刀多擲開關，又稱“多路開關” 。,,,,,⑴2選1數據選擇器,1位地址碼輸入端,邏輯符號,1路數據輸出端,數據輸入端,3.4.3 數據選擇器,（2）4選1數據選擇器,邏輯符號,由3個2選1數據選擇器構成4選1數據選擇器。,3.4.3 數據選擇器,（2）4選1數據選擇器,3.4.3 數據選擇器,,,,當EI=1, Y總是等

16、于0,當EI=0，S1S0 =00時，Y= D0；S1S0=01時 ，Y= D1；S1S0=10時，Y= D2； S1S0 =11時，Y= D3。,,74HC151邏輯符號,,,,D7,Y,Y,E,74HC151,,D6,D5,D4,D3,D2,D1,D0,,,,,,,,,,,,,S2,,,,S1,S0,3.4.3 數據選擇器,,（3）8選1數據選擇器,,,,,,,,,,74LS151的功能表,,,8選1數據選擇器74HC151,,3

17、.4.3 數據選擇器,例3.4.4 試用8選1數據選擇器74HC151產生邏輯函數,解：將函數式變換成最小項表達式,= m1+ m7+ m4+ m2,比較L與Y兩邏輯函數表達式可知，當D1=D2=D4=D7=1, D0=D3=D5=D6=0，則Y= L，,用74HC151可以實現(xiàn)邏輯函數。,數據選擇器處于使能狀態(tài),且S2=A，S1=B，S0= C，于是有,數據選擇器處于使能狀態(tài),且S2=A，S1=B，S0= C，于是有,當D1=D

18、2=D4=D7=1, D0=D3=D5=D6=0，則Y= L，,,利用數據選擇器實現(xiàn)函數的一般步驟:（變量數=選通端數）,a.將函數變換成最小項表達式,b.地址信號S2、 S1 、 S0 作為函數的輸入變量,c.處理數據輸入D0~D7信號電平。邏輯表達式中有mi ,則相應Di =1，其他的數據輸入端均為0。,總結:,3.4.3 數據選擇器,例3.4.4 由8選1數據選擇器74HC151構成的電路如圖3.4.21所示，分析電路，寫出

19、輸出L的最簡邏輯表達式。,3.4.3 數據選擇器,。,=0，電路工作。,D2=D7=0，D1=D3=D5=1，D0=D4=D，D6=,,通過此例題，你對用數據選擇器實現(xiàn)邏輯函數有什么啟示？當變量數?選通端數，考慮如何將某些變量接入數據端。,解：,用卡諾圖化簡，得到最簡邏輯表達式為：,將兩片74LS151連接成一個16選1的數據選擇器.,3.4.3 數據選擇器,（6）數據選擇器、數據分配器與總線的連接,這種信息傳輸的基本原理在通信系

20、統(tǒng)、計算機網絡系統(tǒng)以及計算機內部各功能部件之間的信息轉送等都有廣泛的應用。,（1） 1位數值比較器(設計),數值比較器：對兩個1位數字進行比較（A、B），以判斷其大小的邏輯電路。,輸入：兩個1位二進制數 A、B。,輸出：,3.4.4 數值比較器,1. 數值比較器定義及功能,1位數值比較器,3.4.4 數值比較器,（2）2 位數值比較器：,輸入：兩個2位二進制數 A=A1 A0 、B=B1 B0,能否用1位數值比較器設計

21、兩位數值比較器?,比較兩個2 位二進制數的大小的電路,當高位（A1、B1）不相等時，無需比較低位（A0、B0），高位比較的結果就是兩個數的比較結果。,當高位相等時，兩數的比較結果由低位比較的結果決定。,用1位數值比較器設計多位數值比較器的原則,3.4.4 數值比較器,真值表,,FA>B = (A1>B1) + ( A1=B1)(A0>B0),FA=B=(A1=B1)(A0=B0),FA<B = (A1<B

22、1) + ( A1=B1)(A0<B0),,注意：上述不是真正的邏輯函數表達式，只示意邏輯關系。,3.4.4 數值比較器,FA>B = (A1>B1) + ( A1=B1)(A0>B0),FA=B=(A1=B1)(A0=B0),FA<B = (A1<B1) + ( A1=B1)(A0<B0),2位數值比較器邏輯圖,2. 集成數值比較器,(1 ) 集成數值比較器74HC85的功能,74HC85是

23、4位數值比較器 ，其工作原理和2位數值比較器相同。,74HC85的示意框圖,3.4.4 數值比較器,,,,,,,,,4位數值比較器74HC85的功能表,用兩片74HC85組成8位數值比較器（串聯(lián)擴展方式）。,（2） 集成數值比較器的位數擴展,輸入: A=A7 A6A5A4A3 A2A1A0 B=B7B6B5B4B3 B2B1B0,用4片74HC85組成16位數值比較器（串聯(lián)擴展方式）。,問題：如果每一片延遲時間

24、為10ns，16位串行比較器延遲時間？,（2） 集成數值比較器的位數擴展,用74HC85組成16位數值比較器的并聯(lián)擴展方式。,問題：如果每一片延遲時間為10ns，16位并行比較器延遲時間？,3.4.5 加法器,,,兩個1位二進制數相加時，不考慮低位來的進位的加法——半加在兩個1位二進制數相加時，考慮低位進位的加法——全加加法器分為半加器和全加器兩種。,半加器,全加器,半加器和全加器,（1） 1位半加器（Half Adder）,不

25、考慮低位進位，將兩個1位二進制數A、B相加的器件。,半加器的真值表,邏輯表達式,如用與非門實現(xiàn)最少要幾個門?,C = AB,邏輯圖,1. 1位加法器,（2）1位全加器（Full Adder）,全加器真值表,全加器能進行加數、被加數和低位來的進位信號相加，并根據求和結果給出該位的進位信號。,,1. 1位加法器,,,,,于是可得1位全加器的邏輯表達式為,你能用74151/74138設計全加器嗎? 用這兩種器件組成邏輯函數產生電路,有什

26、么不同?,1. 1位加法器,加法器的應用,全加器真值表,ABC有奇數個1時S為1；ABC有偶數個1和全為0時S為0。——用全加器組成3位二進制代碼奇偶校驗器,用全加器組成8位二進制代碼奇偶校驗器，電路應如何連接？,3.4.5 加法器,（1）串行進位加法器,如何用1位全加器實現(xiàn)兩個4位二進制數相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =?,低位的進位信號送給鄰近高位作為輸入信號，采用

27、串行進位加法器運算速度不高。,2.多位數加法器,3.4.5 加法器,定義兩個中間變量Gi和Pi ：,Gi= AiBi,（2）超前進位加法器,提高運算速度的基本思想：設計進位信號產生電路，在輸入每位的加數和被加數時，同時獲得該位全加的進位信號，而無需等待相鄰低位的進位信號。,定義第i 位的進位信號（Ci ）：,,Ci= Gi＋Pi Ci-1,,4位全加器進位信號的產生：,C0= G0+P0 C-1,C1= G1+P1 C0C1 =

28、 G1+P1 G0+ P1P0 C-1,C2= G2+P2 C1 C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1,C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1),[Gi= AiBi,由于Ci= G

29、i＋Pi Ci-1,,,,,進位信號只由被加數、加數和C-1決定，而與其他低位的進位無關。提高了速度，但位數增加時，進位電路復雜度增加。,,,超前進位產生電路,,集成4位超前進位加法器74HC283,74HC283邏輯框圖,超前進位加法器74LS283的應用,例3.4.5 用兩片74LS283構成一個8位二進制數加法器。,在片內是超前進位，而片與片之間是串行進位。,,余3碼輸出,1,1,0,0,例3.4.6 用74283構成將842