標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究【開(kāi)題報(bào)告+文獻(xiàn)綜述+畢業(yè)設(shè)計(jì)】

1、1畢業(yè)設(shè)計(jì)開(kāi)題報(bào)告畢業(yè)設(shè)計(jì)開(kāi)題報(bào)告電子信息科學(xué)與技術(shù)電子信息科學(xué)與技術(shù)標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究一、選題的背景與意義自1958年德克薩斯儀器公司制造出第一塊集成電路以來(lái)，集成電路產(chǎn)業(yè)一直以驚人的速度發(fā)展著，到目前為止，集成電路基本遵循著摩爾定律發(fā)展，即集成度幾乎每18個(gè)月翻一番。隨著制造工藝的發(fā)展，IC設(shè)計(jì)已經(jīng)進(jìn)入了納米級(jí)時(shí)代：目前國(guó)際上能夠投入大規(guī)模量產(chǎn)的最先進(jìn)工藝為40nm，國(guó)內(nèi)的工藝水平正將進(jìn)入6

2、5nm；2009年，Intel酷睿i系列創(chuàng)紀(jì)錄采用了領(lǐng)先的32nm工藝，并且下一代22nm工藝正在研發(fā)中。但伴隨電路特征尺寸的減小，電路功耗數(shù)值正呈指數(shù)上升，集成電路的發(fā)展遭遇了功耗瓶頸。功耗問(wèn)題已經(jīng)同面積和速度一樣受到人們重視，成為衡量IC設(shè)計(jì)成功與否的重要指標(biāo)之一。若在設(shè)計(jì)時(shí)不考慮功耗而功利地追求集成度的提高，則可能會(huì)使電路某些部分因功耗過(guò)大引起溫度過(guò)高而導(dǎo)致系統(tǒng)工作不穩(wěn)定或失效。如Intel的1.5GHzPentiumⅣ處理器，擁

3、有的晶體管數(shù)量高達(dá)4200萬(wàn)只，功率接近95瓦，整機(jī)生產(chǎn)商不得不為其配上了特大號(hào)風(fēng)扇來(lái)維持其正常工作。功耗的增大不僅將導(dǎo)致器件的可靠性降低、芯片的穩(wěn)定性下降，同時(shí)也給芯片的散熱和封裝帶來(lái)問(wèn)題。因此，功耗已經(jīng)成為阻礙集成電路進(jìn)一步發(fā)展的難題之一，低功耗設(shè)計(jì)也已成為集成電路的關(guān)鍵設(shè)計(jì)技術(shù)之一。電路功耗分為動(dòng)態(tài)功耗和靜態(tài)功耗。針對(duì)低功耗設(shè)計(jì)，在過(guò)去的工藝中，設(shè)計(jì)者多是將研究重心放在降低動(dòng)態(tài)功耗之上，因?yàn)橄啾戎?，靜態(tài)功耗占的比例很小，實(shí)現(xiàn)低動(dòng)

4、態(tài)功耗設(shè)計(jì)即等于實(shí)現(xiàn)了低功耗設(shè)計(jì)目標(biāo)；而現(xiàn)在的狀況發(fā)生了極大的變化，當(dāng)制造技術(shù)發(fā)展到納米級(jí)工藝時(shí)，由漏電流引起的靜態(tài)功耗正在不斷接近、達(dá)到動(dòng)態(tài)功耗的水平。圖1揭示了隨著工藝進(jìn)步，動(dòng)態(tài)功耗和靜態(tài)功耗的變化趨勢(shì)。3二、研究的基本內(nèi)容與擬解決的主要問(wèn)題：本課題研究的是標(biāo)準(zhǔn)單元包低漏功耗的實(shí)現(xiàn)方法，因此首先需要對(duì)商業(yè)化標(biāo)準(zhǔn)單元包進(jìn)行單元前仿，了解其功耗具體數(shù)值，然后再通過(guò)應(yīng)用電路級(jí)低功耗設(shè)計(jì)技術(shù)設(shè)計(jì)標(biāo)準(zhǔn)單元版圖，并使用Cadence抽取工具設(shè)計(jì)

5、布局布線庫(kù)以及SynopsyslibertyNCX和Hspice對(duì)標(biāo)準(zhǔn)單元庫(kù)進(jìn)行單元表征，最后以CadenceSOCEncounter、SynopsysDesignCompile、SynopsysPrimeTime等作為基本驗(yàn)證工具，驗(yàn)證其功耗小于商業(yè)化的標(biāo)準(zhǔn)單元，并描述其減小的效果。標(biāo)準(zhǔn)單元包包含諸多基本單元，如與或非基本門(mén)電路，同或門(mén)，異或門(mén)，加法器，乘法器，觸發(fā)器等，由于限于時(shí)間和精力，本課題將完成與或非三種基本門(mén)電路的標(biāo)準(zhǔn)單元低

6、漏功耗設(shè)計(jì)作為基本任務(wù)和目標(biāo)。課題研究中將會(huì)遇到許多難題，目前來(lái)說(shuō)，主要問(wèn)題包括：(1)選定適當(dāng)?shù)募夹g(shù)方法來(lái)實(shí)現(xiàn)低漏功耗設(shè)計(jì)，本課題擬將采用溝道長(zhǎng)度調(diào)制技術(shù)；(2)學(xué)習(xí)理解溝道長(zhǎng)度調(diào)制技術(shù)的工作原理，掌握其制作方法，并應(yīng)用于制作標(biāo)準(zhǔn)單元；(3)學(xué)習(xí)掌握標(biāo)準(zhǔn)單元的制作流程以及標(biāo)準(zhǔn)單元庫(kù)的定義設(shè)計(jì)；(4)掌握架設(shè)驗(yàn)證平臺(tái)的方法原理；(5)學(xué)會(huì)使用多種軟件工具。三、研究的方法與技術(shù)路線：研究的主要方法：1文獻(xiàn)法：查閱并學(xué)習(xí)研究有關(guān)低漏功耗設(shè)計(jì)

7、以及標(biāo)準(zhǔn)單元設(shè)計(jì)的各種論著文獻(xiàn)；2理論研究：根據(jù)有關(guān)文獻(xiàn)及個(gè)人的學(xué)習(xí)心得作出相關(guān)的電路設(shè)計(jì)；3實(shí)驗(yàn)法：本課題將研究基于標(biāo)準(zhǔn)單元包的低功耗ASIC的設(shè)計(jì)方法，探索結(jié)合主流EDA軟件低功耗設(shè)計(jì)流程的邏輯級(jí)模塊級(jí)的功耗優(yōu)化技術(shù)，設(shè)計(jì)出低功耗標(biāo)準(zhǔn)單元；4統(tǒng)計(jì)分析法：為增強(qiáng)課題實(shí)驗(yàn)研究成果的說(shuō)服力，分析研究問(wèn)題的深度和力度，對(duì)實(shí)驗(yàn)的數(shù)據(jù)和資料進(jìn)行科學(xué)的統(tǒng)計(jì)和分析，以之作為調(diào)控整個(gè)課題研究和實(shí)驗(yàn)的參照；5.討論法：與同一組研究相象方向的同學(xué)一起探討