基于dsp的無線基帶dqpsk調(diào)制解調(diào)器的硬件設(shè)計學(xué)士學(xué)位論文

1、<p><b>　　北方民族大學(xué)</b></p><p><b>　　學(xué)士學(xué)位論文</b></p><p>　　論文題目: 基于DSP的無線基帶DQPSK調(diào)制解調(diào)器的 </p><p>　　硬件設(shè)計

2、 </p><p>　　院(部)名 稱: 電氣信息工程學(xué)院 </p><p>　　學(xué) 生 姓 名: 李茹楓 </p><p>　　專 業(yè): 信息工程 學(xué) 號: 20090496 </p><p>　　指導(dǎo)教師姓名:

3、 鄭華 </p><p>　　論文提交時間: 2013年5月20日 </p><p>　　論文答辯時間: 2013年5月25日 </p><p>　　學(xué)位授予時間: </p><p>　　北方民族大

4、學(xué)教務(wù)處制</p><p><b>　　摘 要</b></p><p>　　調(diào)制解調(diào)器是將數(shù)字信號和模擬信號互相轉(zhuǎn)換的關(guān)鍵設(shè)備 。近些年來，隨著現(xiàn)代科學(xué)技術(shù)的快速發(fā)展，人們對調(diào)制解調(diào)器的傳輸速率以及各項性能指標(biāo)有了更高的要求。由于DSP具有精確、靈活、抗干擾能力強、可靠性好、體積小、重量輕等特點。在不久的未來，DSP技術(shù)將會更加受歡迎，基于DSP技術(shù)的調(diào)制解調(diào)器在通

5、信系統(tǒng)中將得到越來越廣泛的應(yīng)用。</p><p>　　本文介紹了一種基于DSP的無線基帶DQPSK調(diào)制解調(diào)器的設(shè)計方法。文中首先系統(tǒng)地分析了各種調(diào)制解調(diào)技術(shù)，然后針對DQPSK調(diào)制的工作原理作出了重點的研究。調(diào)制解調(diào)器硬件以TMS320C5509 DSP芯片為核心，包括程序存儲器、數(shù)據(jù)存儲器、ADC、DAC、抗混疊濾波器，以及控制邏輯電路（通常用CPLD或FPGA實現(xiàn)）、電源變換電路、時鐘電路和復(fù)位電路等。在論述

6、方面以硬件設(shè)計為重點，主要介紹了JTAG接口、電源電路、復(fù)位電路、時鐘電路以及C55x與A/D和D/A轉(zhuǎn)換器的接口等的設(shè)計。</p><p>　　關(guān)鍵詞:DSP,基帶,調(diào)制解調(diào)器</p><p><b>　　ABSTRACT</b></p><p>　　Modulator-demodulator is a device that can int

7、erconvert the digital signal and the analog signal. In recent years, with the rapid development of modern science and technology, people have higher requirements on the transmission speed and other performance indicators

8、 of the modem. Due to DSP have features like precision, flexibility, high anti-interference ability, good reliability, small size and light weight, real-time processing with DSP devices has become a new hot spot of the c

9、urrent and fut</p><p>　　This paper describes the design of a wireless base band DQPSK modem based on DSP. Firstly, it analyzes the various modulation techniques, and then focuses on the working principle of

10、QDPSK modulation.The modem hardware uses TMS320C5509 DSP chip as the core, including program memory, data memory, ADC, DAC, anti-aliasing filter and control logic circuit (usually realize with CPLD or FPGA), power conver

11、sion circuit, clock circuit and reset circuit. The paper which focuses on hardware design, introd</p><p>　　KEY WORDS: DSP, base band, modem</p><p><b>　　目 錄</b></p><p>&l

12、t;b>　　前 言1</b></p><p>　　第1章 緒 論2</p><p>　　1.1 DSP技術(shù)2</p><p>　　1.2 DQPSK調(diào)制解調(diào)原理3</p><p>　　第2章 系統(tǒng)設(shè)計方案4</p><p>　　2.1 系統(tǒng)設(shè)計任務(wù)與要求4</p><

13、p>　　2.1.1 系統(tǒng)設(shè)計任務(wù)4</p><p>　　2.1.2 系統(tǒng)設(shè)計要求5</p><p>　　2.2 重點研究內(nèi)容與實現(xiàn)方法5</p><p>　　1.3.1 重點研究內(nèi)容5</p><p>　　2.2.1 實現(xiàn)途徑及方法5</p><p>　　2.3 系統(tǒng)總體方案設(shè)計5</p>

14、<p>　　2.3.1 C55xDSP芯片簡介5</p><p>　　2.3.2 DSP應(yīng)用系統(tǒng)的設(shè)計6</p><p>　　第3章 硬件系統(tǒng)的設(shè)計8</p><p>　　3.1 器件的選型原則8</p><p>　　3.2 JTAG接口8</p><p>　　3.3 電源電路9</p

15、><p>　　3.4 復(fù)位電路11</p><p>　　3.5 時鐘電路12</p><p>　　3.6 C55x與A/D和D/A轉(zhuǎn)換器的接口13</p><p>　　第4章 控制軟件的設(shè)計14</p><p>　　4.1 TMS320C55x軟件開發(fā)流程14</p><p>　　4.2

16、匯編語言源程序格式15</p><p>　　4.3 C55x DSP的軟件設(shè)計流程圖16</p><p>　　第5章 系統(tǒng)仿真與調(diào)試17</p><p>　　5.1 硬件仿真調(diào)試17</p><p>　　5.2 軟件的調(diào)試17</p><p>　　5.3 總體調(diào)試18</p><p&g

17、t;　　第6章 結(jié) 論19</p><p><b>　　致 謝20</b></p><p><b>　　參考文獻21</b></p><p>　　附錄1：英文原文22</p><p>　　附錄2：中文譯文32</p><p><b>　　前 言</b

18、></p><p>　　從1982年TI公司推出第一款商用數(shù)字信號處理器（DSP）到現(xiàn)在，經(jīng)過30年的發(fā)展，數(shù)字信號處理器的應(yīng)用范圍已經(jīng)遍及醫(yī)療器械、消費電子、移動通信和軍用電子等眾多的重要領(lǐng)域，并且不斷出現(xiàn)各種不同的應(yīng)用[8]。這些應(yīng)用對數(shù)字信號處理器的功耗、處理速度、處理效果、體積及其應(yīng)用開發(fā)的難易程度都提出了更高的要求。數(shù)字信號處理是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。隨著信息技術(shù)的發(fā)展

19、，數(shù)字信號處理作為數(shù)字化最重要的技術(shù)之一正以前所未有的速度向前發(fā)展。數(shù)字信號處理器（DSP）是專門為實時數(shù)字信號而設(shè)計的一種可編程嵌入式微處理器，其自20世紀(jì)70年代末80年代初問世以來已經(jīng)歷了30年的飛速發(fā)展。</p><p>　　目前，DSP芯片的廠家主要包括AD、TI和Motorola等，其中TI，即德州儀器公司生產(chǎn)的芯片最多，而其TMS320C5000系列的DSP芯片已開發(fā)了三代產(chǎn)品，分別為TMS320C

20、5x、TMS320C54x以及TMS320C55x[1]。TMS320C55x系列是新一代主流產(chǎn)品，在兼容C54x系列處理器指令集的基礎(chǔ)上，將處理速度提高到200MHz～300MHz，而對DSP內(nèi)核又進行了重大改進，將強大的處理能力和超低功耗完美結(jié)合，成為新一代數(shù)字信號處理器的典型代表[8]。</p><p>　　調(diào)制解調(diào)器一般由基帶處理、均衡、信號放大和濾波、調(diào)制解調(diào)等組成[2]。數(shù)據(jù)通信的數(shù)字信號一般需要在模

21、擬信道上進行遠距離傳輸，調(diào)制解調(diào)器正式為了解決這種問題而設(shè)計的。調(diào)制是把音頻與數(shù)字信號組織在一起，它可以產(chǎn)生模擬信號，這種模擬信號適合在電路線上傳輸。調(diào)制與解調(diào)的過程恰恰相反，它是將模擬信號轉(zhuǎn)化為數(shù)字信號。</p><p>　　DQPSK (Differential Quadrature Re Phase Shift Keying),即四相相對相移鍵控，是日本和北美所用的二代移動通信標(biāo)準(zhǔn)[3]。DQPSK 是一種

22、線性窄帶數(shù)字調(diào)制技術(shù)，具有很強的抗衰落能力，并且它的頻譜利用率高、特性好。此技術(shù)已被廣泛應(yīng)用到各方面中去，如核心路由器40G業(yè)務(wù)端口的傳輸技術(shù)、最新的盲信號分離方法、日本的個人數(shù)字蜂窩系統(tǒng)(PDC)和美國的個人接入通信系統(tǒng)(PACS)中都采用了此調(diào)制方式。本文介紹的基于C55x DSP 的無線基帶調(diào)制解調(diào)DQPSK的硬件設(shè)計。</p><p><b>　　第1章 緒 論</b></p

23、><p><b>　　DSP技術(shù)</b></p><p>　　數(shù)字信號處理是一種特殊的微處理器，它內(nèi)部沒有采用傳統(tǒng)的馮諾依曼結(jié)構(gòu)而采用的是數(shù)據(jù)和程序分開的哈佛結(jié)構(gòu)，在硬件方面增添獨立的乘法器。它通過數(shù)學(xué)技巧執(zhí)行轉(zhuǎn)換和提取信息，來處理和實現(xiàn)信號，這些信號由數(shù)字序列表示。數(shù)字化的新特點使之成為現(xiàn)代信息技術(shù)的重要標(biāo)志，它不僅具有高運行速度，而且可編程，遠遠優(yōu)越于通用的微處理器，

24、已越來越成為現(xiàn)代社會重要要工具。 </p><p>　　剛誕生的第一速度，存儲也達1280MB，數(shù)字信號處理器給世界帶來了巨大的變化。數(shù)字信號處理有著無限大的發(fā)展?jié)撃埽磥砜赡艿膽?yīng)用領(lǐng)域還會涉及到更精確化的代DSP只包含了五萬多個晶體管，4KB的存儲，指令處理能力也僅有5百萬條每秒，經(jīng)過這些年的發(fā)展，單核數(shù)字信號處理器的速度已高達9600百萬條每秒的驚人路燈光線控制、室內(nèi)防盜、自動識別并報警的安防系統(tǒng)等，有無數(shù)

25、令人興奮的應(yīng)用在等待我們?nèi)ラ_拓。</p><p>　　DSP芯片的誕生，使得DSP技術(shù)在信息技術(shù)領(lǐng)域中引起高度重視。在過去的40年里，DSP產(chǎn)業(yè)主要經(jīng)歷了以下三個階段：第一階段，DSP僅表示數(shù)字信號處理，作為新的理論體系廣泛流行；隨著這個時代的成熟，第二階段，是在80年代，這是一個發(fā)展的階段，此時的DSP意味著數(shù)字信號處理器，正是有了這些DSP器件，我們的生活才發(fā)生了翻天覆地的變化；第三階段，是在21世紀(jì)的今天，

26、現(xiàn)在已經(jīng)有了激烈的市場競爭，正因為這樣，德州儀器公司及時重新規(guī)劃發(fā)展戰(zhàn)略，提出新規(guī)劃和方案，使得DSP技術(shù)得到更好的發(fā)展。關(guān)于DSP的理論只是已經(jīng)越來越多地被用到片上系統(tǒng)中，內(nèi)核結(jié)構(gòu)的不斷完善，多通道的結(jié)構(gòu)和單指令多重的數(shù)據(jù)(SIMD)、特大指令字組(VLIM)將在新的高性能處理器中占主導(dǎo)地位，它將是DSP在的未來發(fā)展趨勢[4]。</p><p>　　DSP 和數(shù)字信號處理功能很差的低成本微處理器融合起到了很好的

27、互補作用，同時多數(shù)應(yīng)用中均需要具有智能控制和數(shù)字信號處理兩種功能，多媒體和互聯(lián)網(wǎng)的應(yīng)用需要將進一步加速這一融合過程。 </p><p>　　DQPSK調(diào)制解調(diào)原理</p><p>　　根據(jù)使用的系統(tǒng)不同，調(diào)制解調(diào)技術(shù)可以分為模擬調(diào)制解調(diào)技術(shù)和數(shù)字調(diào)制解調(diào)技術(shù)。隨著計算機技術(shù)和微電子技術(shù)的迅發(fā)展以及廣泛應(yīng)用，數(shù)字化已成為目前通信技術(shù)的發(fā)展趨勢。它具有靈活性強，可靠性高，易于大規(guī)模集成等優(yōu)點。

28、基于DSP的調(diào)制解調(diào)技術(shù)已經(jīng)成為目前通信技術(shù)的又一發(fā)展趨勢。</p><p>　　實現(xiàn)數(shù)字調(diào)頻信號的解調(diào)方法有鑒頻法、過零檢測法、相干解調(diào)法,在本次實現(xiàn)中采用相干解調(diào)法[6]。相干解調(diào)原理框圖如圖1-1所示:</p><p>　　圖1-1 相干解調(diào)原理圖</p><p>　　相干解調(diào)法是把輸入信號與其延遲信號τ進行比較,由于相鄰信號會受到信道上延時失真的影響,因此

29、最終的鑒頻效果不會受到其影響,而最終的效果實僅現(xiàn)受余弦波的限制[6]。利用數(shù)碼來模擬需要被調(diào)制的信號可以實現(xiàn)軟件仿真的調(diào)制與解調(diào):數(shù)碼0表示頻率為1300Hz，數(shù)碼1表示頻率f為2100Hz，采樣周期為9600Hz ,碼率為1200bps，采用96 點正弦波調(diào)制,得到輸出信號,輸入數(shù)據(jù)文件為每個脈沖6 個采樣點;在信號接收端解調(diào)該調(diào)制信號,取延遲樣點k=4，得到輸出信號,經(jīng)低通濾波器濾除高頻成分,即恢復(fù)出解調(diào)信號[6]。</p&g

30、t;<p>　　DQPSK是四相調(diào)制格式，即用四種不同的相位來表征數(shù)字信息，將信息編碼于連續(xù)的光比特差分相位中，每一個差分相位代表一個二進制的碼元信息。在這種情況下，接收機必須探測相位改變的相對值，因此不需要使用同步方式進行接收。</p><p><b>　　系統(tǒng)設(shè)計方案</b></p><p><b>　　系統(tǒng)設(shè)計任務(wù)與要求</b>

31、;</p><p><b>　　系統(tǒng)設(shè)計任務(wù)</b></p><p>　　通過一個完整的工程設(shè)計的參與，全面掌握本課題的主要技術(shù)環(huán)節(jié)和內(nèi)容。給出基于TMS320C5509的DSP應(yīng)用系統(tǒng)原理圖，PCB布線圖。利用各種方式查找資料，設(shè)計需求分析。作出硬件總體設(shè)計、硬件功能模塊設(shè)計、硬件詳細設(shè)計，再作出軟件的設(shè)計，最后通過硬件與軟件的調(diào)試，實現(xiàn)課題的設(shè)計。DSP系統(tǒng)的設(shè)計

32、流程如圖2-1所示。</p><p>　　圖2-1 DSP設(shè)計流程圖</p><p><b>　　系統(tǒng)設(shè)計要求</b></p><p>　　在掌握DSP系統(tǒng)的基本組成、工作原理及其設(shè)計方法的基礎(chǔ)上，根據(jù)需要進行相關(guān)設(shè)計。要求硬件采用模塊化設(shè)計方法，主要包括DSP處理器及外部存儲器、接口部分、語音編/譯碼及通道、可編程邏輯器件（產(chǎn)生時鐘以及DSP

33、 I/O擴展）、數(shù)碼管、液晶顯示屏、鍵盤等。</p><p>　　重點研究內(nèi)容與實現(xiàn)方法</p><p><b>　　重點研究內(nèi)容</b></p><p>　　本設(shè)計包括調(diào)制解調(diào)器的硬件設(shè)計與軟件設(shè)計。</p><p>　　硬件設(shè)計包括FPGA/CPLD、可編程開關(guān)電容濾波器、A/D變換器、D/A變換器、編解碼器、RS-

34、232異步通信接口電路及時鐘電路等。</p><p>　　軟件設(shè)計包括基帶波形合成技術(shù)、接收匹配濾波技術(shù)、數(shù)字調(diào)制解調(diào)技術(shù)，算法的實現(xiàn)等內(nèi)容。</p><p><b>　　實現(xiàn)途徑及方法</b></p><p>　　本系統(tǒng)主要通過系統(tǒng)需求分析、資料查找、系統(tǒng)總體設(shè)計，軟硬件總體設(shè)計、軟件與硬件設(shè)計的詳細設(shè)計、系統(tǒng)仿真與調(diào)試、系統(tǒng)的測試與改進、資

35、料整理等步驟來完成。</p><p><b>　　系統(tǒng)總體方案設(shè)計</b></p><p>　　C55xDSP芯片簡介</p><p>　　TI公司生產(chǎn)的C55x系列是目前世界上功耗最低的數(shù)字信號處理芯片，與其它的DSP芯片相比，C55x系列在各方面的性能都有了很大的提高，而其功耗僅為TMS320C54x的17%。為了提高循環(huán)效率，C55x系列

36、采用改變指令長度來提高代碼的方法。TMS320C55x以其極低的功耗和優(yōu)越的性能可以在很多領(lǐng)域得到廣泛的應(yīng)用[7]。 </p><p>　　與C54x系列相比，C55x系列在硬件方面做了許多擴展，表1-1是TMS320C5000系列兩類DSP芯片的主要特性比較[8]。</p><p>　　表1-1 C55x與C54x的硬件比較[8]</p><p>　　TMS3

37、20VC5509芯片共有144個引腳，其封裝形式是采用了塑料的四方扁平，分別為并行總線引腳、A/D引腳、電源引腳、、位輸入/輸出信號引腳、多通道緩沖串口信號引腳、USB引腳、測試引腳、中斷和復(fù)位引腳等[9]。</p><p>　　DSP應(yīng)用系統(tǒng)的設(shè)計</p><p>　　一個典型的DSP應(yīng)用系統(tǒng)主要由DSP芯片、程序存儲器、數(shù)據(jù)存儲器、ADC、DAC、抗混疊濾波器，以及控制邏輯電路（通常用

38、CPLD或FPGA實現(xiàn)）、電源變換電路、時鐘電路和復(fù)位電路等組成。該系統(tǒng)選用TMS320C5509作為主控DSP芯片，其結(jié)構(gòu)框圖如下圖2-2所示。</p><p>　　圖2-2 DSP目標(biāo)板結(jié)構(gòu)框圖</p><p>　　圖2-3 發(fā)送功能框圖</p><p>　　圖2-4 接收功能框圖</p><p>　　圖2-5 載波同步模塊圖</p

39、><p>　　第3章 硬件系統(tǒng)的設(shè)計</p><p><b>　　器件的選型原則</b></p><p>　　DSP芯片。根據(jù)是用于控制還是計算目的，選擇：精度、速度、內(nèi)部部件、尋址空間等，同時還要考慮其成本。由于浮點DSP結(jié)構(gòu)的DSP比較容易實現(xiàn)，處理精度高，支持Ｃ編程，也不必考慮尋址空間所存在的問題，故選擇浮點DSP。</p>

40、<p>　　通信接口。根據(jù)與其他系統(tǒng)通信的速率決定采用的通信方式：由于串行接口的芯片主要適用于低采樣速率，而本設(shè)計要求高采樣速率，故選擇并行方式的通信接口。</p><p>　　A/D和D/A轉(zhuǎn)換。根據(jù)采樣頻率、精度：是否要求片上自帶采樣保持器，確定A/D和D/A的型號，多路器，基準(zhǔn)電源等。</p><p>　　存儲器。RAM、EPROM、EEPROM或Flash Memory，

41、主要考慮：工作頻率，內(nèi)存容量位長，接口方式和工作電壓等。</p><p>　　邏輯控制。首先要確定所用器件，如FPGA 、PLD或EPLD；然后根據(jù)自己的特長和公司芯片的特點決定采用哪家公司的哪一系列產(chǎn)品；最后根據(jù)DSP芯片的頻率決定芯片的工作頻率，并以此來確定使用的芯片。</p><p>　　總線選擇。根據(jù)數(shù)據(jù)傳輸速率的高低、使用的場合等來選擇：ISA，PCI，現(xiàn)場總線等。</p&

42、gt;<p>　　人機接口。可以在DSP的基礎(chǔ)上直接構(gòu)成，也可以通過單片機構(gòu)成通信。</p><p><b>　　JTAG接口</b></p><p>　　JTAG（Jiont Test Action Grounp）接口電路主要用于對DSP芯片進行仿真和測試，與IEEE 1149.1標(biāo)準(zhǔn)所給的掃描邏輯電路一致[10]，德州儀器公司生產(chǎn)的14引腳JTAG仿

43、真器接口的引腳如下圖3-1所示。</p><p>　　圖3-1 14腳JTAG仿真口引腳圖</p><p>　　傳統(tǒng)的電路仿真會因為電纜過長而引起信號失真以及仿真插頭的可靠性不好等一些常見問題，DSP仿真器可以通過給DSP芯片上提供掃描仿真引腳實現(xiàn)仿真功能，這就使得在線仿真成為可能。如圖3-2所示，JTAG接口電路需要將仿真器的腳和腳用上拉電阻，其阻值大小為4.7或10。</p>

44、;<p>　　圖3-2 DSP與JTAG仿真器連接圖</p><p><b>　　電源電路</b></p><p>　　對于DSP芯片，其電流消耗主要取決于器件的激活度[11]。內(nèi)設(shè)電源的消耗主要取決于CPU的激活度，外設(shè)電源的消耗主要取決于其正工作的外圍設(shè)備及其速度；一般來說，外設(shè)消耗的電流都是較小的；時鐘電路亦消耗一小部分恒定電流，且與CPU及其外

45、設(shè)的激活度無關(guān)；I/O電源只為外圍設(shè)備接口引腳提供電壓，外部輸出的速度、數(shù)量以及輸出端的負載電容決定了其消耗的電流[12]。</p><p>　　目前生產(chǎn)所需電源的芯片較多，如Maxim公司的MAX604、MAX748，TI公司的TPS72xx系列、TPS73xx和TPS76xx系列。</p><p>　　DSP采用哪種供電機制，主要取決于應(yīng)用系統(tǒng)中提供的電源。C55x系列DSP芯片通常采

46、用低電壓設(shè)計，雙電源供電，即內(nèi)核電源和I/O電源。由于本次設(shè)計需要采用雙電源供電方式，以獲得更好的電源性能，其工作電壓分別為1.6V和3.3V。這里選擇的是5V電源通過兩個電壓調(diào)節(jié)器，分別產(chǎn)生3.3V和1.6V電壓。I/O電源主要供I/O接口使用，TMS320C5509取3.3V；內(nèi)核電源的作用是為TMS320C5509芯片內(nèi)部提供1.6V的邏輯電壓，如圖3-3所示。</p><p>　　德州儀器公司為采用雙電源

47、供電的用戶提供了兩路輸出的電源芯片，如TPS73xx系列和TPS73xx系列等。其中，TPS73HD301芯片提供的兩路電壓分別為一路的輸出電壓和一路可調(diào)范圍為～的輸出電壓；TPS73HD325能提供兩路固定的輸出電壓，分別為和；TPS767D301芯片提供的兩路電壓分別為一路的輸出電壓和一路可調(diào)的輸出電壓可調(diào)范圍為～。為提高其精確度，這里采用了TPS767D301為電源芯片。</p><p>　　圖3-3 由5

48、V產(chǎn)生雙電源</p><p>　　TPS767D301電源芯片具有監(jiān)控以及上電復(fù)位功能。如圖3-4所示，給系統(tǒng)通電后，TPS767D301的引腳在輸出電壓達到正常輸出電壓的95%時就會保持200ms的低電平信號。在正常工作的情況下，若電源的電壓一旦降低到該門限值以下，此時也會相應(yīng)地產(chǎn)生一個200ms的低電平信號。</p><p>　　圖3-4 TPS767D301產(chǎn)生雙路電源</p&

49、gt;<p><b>　　復(fù)位電路</b></p><p>　　C55x系列的硬件復(fù)位有手動復(fù)位和上電復(fù)位這兩種方法。本設(shè)計采用上電復(fù)位的方法，如圖3-4所示，該復(fù)位電路利用了RC電路的延遲特性來產(chǎn)生復(fù)位所需要的低電平時間。</p><p>　　在上電的那一瞬間，由于電容C上的電壓還不能及時改變，仍為低電平，此時芯片處于復(fù)位狀態(tài)，同時通過電阻R對電容C進

50、行充電，充電時間常數(shù)由R和C的兩者之積所確定[4]。保證低電平的時間至少持續(xù)3個外部時鐘周期，才能使得芯片初始化正常。但是，給系統(tǒng)通電后，其晶體振蕩器一般都需要幾百毫秒的穩(wěn)定期，通常是100～200ms，故由RC決定的復(fù)位時間要大于晶體振蕩器的穩(wěn)定期。為了防止復(fù)位不完全，RC參數(shù)可選擇大一些[4]。</p><p>　　根據(jù)充電時間的長短可算得復(fù)位時間。電容電壓為=（1-），其中為時間常數(shù)，其計算公式為=RC。故

51、復(fù)位時間公式為</p><p><b>　　t=-RC ln</b></p><p>　　設(shè)閾值電壓為=1.5V，電阻為R=100k,電容為C=4.7,電源電壓為=5V，則可以得到系統(tǒng)的復(fù)位時間。這樣，施密特觸發(fā)器就可以保證低電平的持續(xù)時間至少為167ms，達到系統(tǒng)復(fù)位所需要的最低要求。</p><p>　　圖3-5 上電復(fù)位電路</p&

52、gt;<p><b>　　時鐘電路</b></p><p>　　為DSP芯片提供時鐘通常有以下兩種方式：一種是利用DSP芯片內(nèi)部的振蕩器構(gòu)成時鐘電路，為了啟動內(nèi)部振蕩器需要在芯片的和這兩個引腳之間接入一個晶體[4]。另一種是使用外部時鐘源，將引腳懸空，且外部時鐘信號直接加到DSP芯片的引腳；在C55x系列芯片中主要采用第二種方式來產(chǎn)生時鐘信號，如圖3-6所示。</p>

53、;<p>　　圖3-6 使用內(nèi)部振蕩器</p><p>　　C55x與A/D和D/A轉(zhuǎn)換器的接口</p><p>　　A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器的分類主要有：按照分辨率劃分有8位、10位、12位、14位等；按照與DSP芯片的接口劃分有并口和串口；按照轉(zhuǎn)化原理有積分式、逐次比較式、Sigma-Delta等；按照轉(zhuǎn)換速度有高速、中速、低速；按照轉(zhuǎn)換通道數(shù)有單通道、多通道。&l

54、t;/p><p>　　圖3-7 信號處理標(biāo)準(zhǔn)結(jié)構(gòu)</p><p>　　數(shù)字信號處理中通常采用圖3-7所示的結(jié)構(gòu)，模/數(shù)信號轉(zhuǎn)換（A/D）部分、數(shù)字信號處理（DSP）部分和數(shù)/模信號轉(zhuǎn)換（D/A）部分。其中模/數(shù)信號轉(zhuǎn)換、數(shù)/模信號轉(zhuǎn)換所起的作用是將自然界中的模擬信號經(jīng)過量化以后，轉(zhuǎn)變?yōu)閿?shù)字系統(tǒng)可以處理的離散信號，或?qū)⒔?jīng)過數(shù)字信號處理的結(jié)果轉(zhuǎn)化為模擬信號。根據(jù)奈奎斯特定律，模/數(shù)信號轉(zhuǎn)換的采樣率

55、只有在高于模擬信號最高頻率的兩倍的基礎(chǔ)上,才能夠準(zhǔn)確地采集到模擬信號所攜帶的信息。但采樣率并不是越高越好，因為采樣率過高會增加后端數(shù)字信號處理的負擔(dān)。一般來說，最佳采樣率是模擬信號最高頻率的4～8倍。采樣確定以后，就要選擇適合使用的A/D采樣芯片[8]。本設(shè)計采用TI公司的TLV320AIC23B，C55x芯片和AIC23B的數(shù)據(jù)接口接線圖如圖3-8所示。</p><p>　　圖3-8 C55x與A/D和D/A的

56、接口圖</p><p><b>　　控制軟件的設(shè)計</b></p><p>　　TMS320C55x軟件開發(fā)流程</p><p>　　C55x編程可以采用匯編語言，匯編語言源程序由源語句組成，也可采用C語言。C語言編程容易，但是程序執(zhí)行效率不如匯編語言。采用匯編語言雖然過程比較復(fù)雜，但是程序執(zhí)行效率很高。圖4-1給出了集成開發(fā)環(huán)境下的C55x軟

57、件開發(fā)流程圖。</p><p>　　圖4-1 C55x軟件開發(fā)流程圖</p><p>　　匯編語言源程序格式 </p><p>　　匯編語言程序以.asm為擴展名，可以用任意的編輯器編寫源文件。一條語句占源程序的一行，長度可以是源文件編輯器格式允許的長度，但匯編器每行最多讀200個字符。因此，語句的執(zhí)行部分必須限制在200個字符以內(nèi)。 </p><

58、;p><b>　?。?）源文件格式。</b></p><p>　　1）所有語句必須以標(biāo)號、空格、星號或分號(*或；)開始；</p><p>　　2）標(biāo)號是可選項，若使用標(biāo)號，則標(biāo)號必須從第一列開始； </p><p>　　3）所有包含有匯編偽指令的語句必須在一行完成指定；</p><p>　　4）各部分之間必須用空

59、格分開，Tab字符與空格等效；</p><p>　　5）程序中注釋是可選項。如果注釋在第一列開始時，前面必須標(biāo)上星號或分號，在其他列開始的注釋前面必須以分號開頭； </p><p>　　6）如果源程序很長，需要書寫若干行，可以在前一行用反斜杠字符（\）結(jié)束，余下部分接著在下一行繼續(xù)書寫。 </p><p>　?。?）標(biāo)號。所有匯編指令和大多數(shù)匯編偽指令都可以選用標(biāo)號

60、，供本程序或其它程序調(diào)用。</p><p>　　1）標(biāo)號必須從語句的第1列寫起，其后的冒號“:”可任選；</p><p>　　2) 標(biāo)號為任選項，若不使用標(biāo)號，則語句第一列必須是空格、星號或分號； </p><p>　　3) 標(biāo)號是由字母、數(shù)字以及下劃線和美元符號等組成，最多可達32個字符；</p><p>　　4) 標(biāo)號分大小寫，且第一個字

61、符不能是數(shù)字。</p><p>　?。?）助記符。助記符用來表示指令所完成的操作，可以是匯編語言指令、匯編偽指令、宏偽指令。</p><p>　　1）助記符指令：一般用大寫，不能從第一列開始 。</p><p>　　2）匯編偽指令：用來為程序提供數(shù)據(jù)和控制匯編進程。以句號“.”開始，且用小寫。</p><p>　　3）宏偽指令：用來定義一段程

62、序，以便宏調(diào)用來調(diào)用這段程序。以句號“.”開始，且用小寫。 </p><p>　　4）宏調(diào)用：用來調(diào)用由宏偽指令定義的程序段。</p><p>　?。?）操作數(shù)。操作數(shù)是指指令中參與操作的數(shù)值或匯編偽指令定義的內(nèi)容，緊跟在助記符的后面，由一個或多個空格分開。</p><p>　　1）操作數(shù)之間必須用逗號“，”分隔。 </p><p>　　2）

63、操作數(shù)可以是常數(shù)、符號或表達式。</p><p>　　3) 操作數(shù)中的常數(shù)、符號或表達式可用來作為地址、立即數(shù)或間接地址。</p><p>　?。?）注釋。用來說明指令功能的文字，便于用戶閱讀。</p><p>　　1）注釋可位于句首或句尾，位于句首時，以“*”或“；”開始，位于句尾時，以分號“；”開始。</p><p>　　2）注釋可單獨一

64、行或數(shù)行。</p><p>　　3) 注釋是任選項。</p><p>　　C55x DSP的軟件設(shè)計流程圖</p><p>　　圖4-2 DSP的軟件設(shè)計流程圖</p><p>　　第5章 系統(tǒng)仿真與調(diào)試</p><p>　　整個系統(tǒng)的集成調(diào)試由三部分組成：硬件調(diào)試、軟件調(diào)試以及總體調(diào)試，這幾種調(diào)試都可利用TMS32

65、0C5509仿真器進行調(diào)試。</p><p>　　系統(tǒng)集成，就是將硬件和軟件有機地結(jié)合起來，并組合成樣機，在實際系統(tǒng)中進行運行測試。如果系統(tǒng)測試結(jié)果符合設(shè)計指標(biāo)，則樣機設(shè)計完畢。但由于在調(diào)試的時候，硬件和軟件的調(diào)試環(huán)境都是模擬的，故在系統(tǒng)仿真時經(jīng)常會出現(xiàn)一些問題，應(yīng)該找出原因，繼續(xù)改善。</p><p>　　為了使得TMS320C5509的仿真器可以調(diào)試用戶系統(tǒng)，在對電路板進行設(shè)計的時候需

66、要高計與仿真頭適合的仿真線（JTAG）。使用JTAG仿真頭，仿真器就可以對用戶系統(tǒng)進行硬件和軟件調(diào)試。首先對硬件系統(tǒng)進行調(diào)試，如果調(diào)試通過了，就可以在硬件系統(tǒng)上進行軟件調(diào)試了[11]。</p><p><b>　　硬件仿真調(diào)試</b></p><p>　　等到硬件做好以后，首先應(yīng)該測量電壓是否合適。然后，檢測DSP芯片的時鐘輸出引腳是否有輸出信號，并測試此輸出信號的頻

67、率大小，與原來已設(shè)好的三個輸入同步時鐘進行對比，檢驗所測的頻率是否是正確的。如果輸出的信號正確，那么DSP部分的硬件部分就已經(jīng)基本處于正常狀態(tài)了。</p><p>　　接下來將兩個系統(tǒng)連接起來，然后給仿真器供電，若軟件部分也能夠無誤地運行，那么最起碼來說DSP內(nèi)部就也處于正常狀態(tài)了[11]。</p><p>　　然后，就可以開始對DSP所有外圍硬件進行調(diào)試了。DSP處理器和隨機存儲器的接口

68、簡單，調(diào)試也很方便。只要用仿真器的存儲器觀察命令就可以了，就能在窗口中隨意改變數(shù)值表明雙口RAM可以讀取和寫入。在這里，要編寫相應(yīng)的相應(yīng)的程序來調(diào)試與閃存器的連接部分。若可以將數(shù)據(jù)準(zhǔn)確地讀出來，則表明FLASH么就可以說明閃存器的連接是正確的。</p><p><b>　　軟件的調(diào)試</b></p><p>　　C55x系列的軟件仿真就是利用主處理器以及存儲器來仿真C

69、55x的微處理器和微計算機模式，進而對程序進行驗證以及軟件開。</p><p>　　CCS新開發(fā)的仿真軟件可用于本系統(tǒng)的程序測試，這種功能拓展有著更方便、靈活的強大功能。CCS可以調(diào)試的程序可以是匯編語言和C語言，雖然C語言易于讀懂和容易編程，但是其效率比較低；相反，匯編語言的效率很高，也能直接進行硬操作，可是匯編語言的編寫過程不容易，并且難讀懂。出于對二都優(yōu)缺點的考慮，決定采用折中的方法，即采用匯編語言和C語言

70、混合編程的方法。當(dāng)程序編制好后就可以用CCS對源代碼進行靜態(tài)檢查看看有沒有語法或其他的錯誤，再按相應(yīng)順序進行單元測試，集成測試，系統(tǒng)測試。</p><p>　　C55x系列處理器具有應(yīng)用靈活、處理能力強大等多種優(yōu)點，為開發(fā)、使用提供了一個很好的硬件平臺，要使這個平臺更好地發(fā)揮作用，高效、方便的軟件調(diào)試是不可或缺的。</p><p>　　在對匯編語言程序進行編寫的時候，可以先用C程序?qū)⑵溥M行

71、編譯，這樣就可以得到相應(yīng)的匯編程序。接下來，在保留此入口和出口部分匯編程序的平臺上，采用手工編寫的方法來編寫相對重要的部分，因為手工的方法編寫C語言可以使得其效率得以提高。進行調(diào)試軟件的時候，匯編語言應(yīng)與C程序?qū)崿F(xiàn)的結(jié)果通常是相同的。故可以對這兩種程序的模擬結(jié)果來進行比較，進而實現(xiàn)相應(yīng)的功能。</p><p><b>　　總體調(diào)試</b></p><p>　　系統(tǒng)經(jīng)過

72、硬件調(diào)試和軟件均調(diào)試成功以后，就可以進行總體調(diào)試了。首先，將整個的軟件程序?qū)懭氲紼PROM中，然后上電，這樣系統(tǒng)就可以成為獨立的DSP系統(tǒng)了。</p><p><b>　　第6章 結(jié) 論</b></p><p>　　在這個基于DSP的無線基帶DQPSK調(diào)制解調(diào)器的硬件設(shè)計的過程中，我深深地體會到，扎實的專業(yè)基礎(chǔ)知識和實習(xí)中的動手能力是完成本次設(shè)計的基礎(chǔ)，實踐才是對理論

73、的最好檢驗。本次設(shè)計是對我大學(xué)四年所學(xué)大部分專業(yè)知識知識的一次綜合性的、全方面的考核，完成本次設(shè)計后對知識綜合運用能力得到了提高，同時也提高了查閱資料的方法和利用能力，本次設(shè)計使我學(xué)到了很多東西，受益匪淺。</p><p>　　數(shù)字化是當(dāng)今無線通信系統(tǒng)的主流發(fā)展方向,DSP 在無線通信系統(tǒng)的實現(xiàn)中發(fā)揮著越來越重要的作用,DSP 技術(shù)已經(jīng)成為無線通信系統(tǒng)的核心技術(shù)之一。本文介紹的基帶調(diào)制解調(diào)器硬件設(shè)置配合相應(yīng)的軟件

74、程序也可以方便的實現(xiàn)無線通信系統(tǒng)的各種功能模塊。本設(shè)計只是對所學(xué)知識的簡單運用，還有一些細節(jié)和較為復(fù)雜的問題需要進行進一步的研究，所以，畢業(yè)設(shè)計對于我們是一個鍛煉的開始。</p><p>　　本系統(tǒng)的設(shè)計主要應(yīng)用到了數(shù)字濾波，數(shù)模轉(zhuǎn)換，調(diào)制解調(diào)等知識，所設(shè)計的基于DSP的無線基帶DQPSK調(diào)制解調(diào)器的硬件設(shè)計，達到了設(shè)計要求。在不斷實驗，修改，再試驗，再修改的過程中，我明白了畢業(yè)設(shè)計對于我們的意義，它不僅讓我們鞏

75、固了大學(xué)里學(xué)過的知識，更讓我們在查閱資料，動手實驗，冷靜思考的過程中不斷積累自主獲取信息，處理信息的能力，為我們以后進入社會，開始工作埋下了重要的一筆。</p><p><b>　　致 謝</b></p><p>　　畢業(yè)論文即將畫上句號，心中感慨萬千?；厥准韧髮W(xué)的每個角落都有了我的身影，有的是掙扎，有的是奮斗，有的是歡笑，有的是淚水，在這里的點點滴滴都記錄著我的

76、成長，而四年的點點滴滴如今已成為記憶深處的沉淀，正是這些記憶深處的沉淀讓我獲得了很多感悟，這些所得將作為我人生的寶貴財富，讓我以后的道路走得更加堅實有力。</p><p>　　畢業(yè)設(shè)計是對我們所學(xué)專業(yè)知識綜合運用能力的一次非常全面的考核，具有重大的意義，同時培養(yǎng)我們綜合地運用所學(xué)專業(yè)知識獨立地分析問題然后解決問題的能力，整個設(shè)計加上論文的撰寫對我來說都是富有一定挑戰(zhàn)性的。老師的諄諄誘導(dǎo)與建議、指導(dǎo)與鼓勵，同學(xué)的出

77、謀劃策及家長的支持鼓勵，是我堅持完成設(shè)計的動力源泉。在此，我特別要感謝我的導(dǎo)師鄭華老師。尤其是硬件設(shè)計方面老師給了不少指導(dǎo)，從硬件設(shè)計的開始到最后老師都是一直費盡心血給我指導(dǎo)與建議，很多時候正是老師的這些點撥使我茅塞頓開，從心底里很感謝我的老師。沒有鄭華老師的辛勤栽培、孜孜教誨，就沒有我設(shè)計的順利完成。</p><p>　　在這里我要感謝電信學(xué)院的每一位同學(xué)，與他們的交流使我受益頗多。最后要感謝我的家人以及我的朋

78、友們對我的理解、支持、鼓勵和幫助，正是因為有了他們，我所做的一切才更有意義；也正是因為有了他們，我才有了追求進步的勇氣和信心。</p><p>　　這次設(shè)計使我受益匪淺，同時也激起了我對設(shè)計與制作有了更深的興趣。同時，也懇請閱讀此篇論文的老師、同學(xué)，多予指正，不勝感激！</p><p><b>　　參考文獻</b></p><p>　　電子發(fā)燒

79、友網(wǎng)．http://www.elecfans.com/emb/dsp/200708155456.html</p><p>　　維庫電子通．http://wiki.dzsc.com/info/2324.html</p><p>　　百度百科．http://baike.baidu.com/view/2429568.html</p><p>　　邱委華．無線圖像傳輸系統(tǒng)的

80、研究[D]．沈陽：沈陽航空航天大學(xué)．2009</p><p>　　DSP微處理．http://blog.sina.com.cn/s/blog_7d8f09660100xcc4.html</p><p>　　滕金玉, 張曉新,趙瑞．FSK調(diào)制與解調(diào)在C54 DSP上的實現(xiàn)[D]．沈陽：沈陽航空航天大學(xué)．2004</p><p>　　汪春梅，孫洪波.TMS320C55x

81、 DSP原理及應(yīng)用[J].電子工業(yè)出版社2011(6)：21-23</p><p>　　李建志.基于圖像分析與處理的電能表示值讀取系統(tǒng)[D]. 山東：青島大學(xué)．2007</p><p>　　南新志．基于DSP無線數(shù)據(jù)傳輸系統(tǒng)的設(shè)計與實現(xiàn)[N]．北京市：中國科技信息研究所．2002</p><p>　　朱慶彬.FMCW液位測量雷達系統(tǒng)控制及回波信號處理電路設(shè)計[D]．

82、大連：大連海事大學(xué)．2011</p><p>　　熊堃．集群通信系統(tǒng)中語音壓縮編解碼的研究與DSP實現(xiàn)[D]．成都：西南交通大學(xué)．2010</p><p>　　馮慧婷，高繁榮，鄒暉，胡毅. 40Gb/s DQPSK調(diào)制碼型技術(shù)的研究[R]. 2009</p><p>　　鎖斌.基于DSP的圖像增強系統(tǒng)的研究與實現(xiàn)[D]. 成都：西南交通大學(xué). 2006-04-01&

83、lt;/p><p><b>　　附錄1：英文原文</b></p><p>　　Extending DSP-Boards with FPGA-based Structures of Interconnection </p><p>　　A universal system of multiprocessors has been designed th

84、at can be used for real-time processing on measurement data. It is based on commercially available signal processor boards in a VME bus environment. The functionality of these boards can be enhanced by freely configurabl

85、e structures of interconnection. These structures are designed as reconfigurable hardware. Recon figure ability is achieved by using SRAM-based field programmable gate arrays (FPGA). Digital signal processors (DSP) may b

86、e </p><p>　　1. Introduction </p><p>　　At the Laboratory of Electrical Measurement Engineering we investigate structures of digital signal processors (DSP) for real-time processing of measurement

87、 data. The main application is short-time analysis in both the time and frequency domains. The measurement data is sampled at rates from 100 k Sample/s to 1 M Sample/s on several channels in parallel. Real-time here mean

88、s that data sampling takes place continuously and all data have to be processed without interruption. Processing this amount</p><p>　　The algorithms have to be partitioned on the processors and the communica

89、tion between them has to be organized. Then the project started several VME bus-based DSP- boards with multiple DSP were available, but they had no special communications hardware. Structures of interconnection could be

90、emulated by software via the VME bus. Because of the real-time aspect the preferred hardware solution was one based on high speed serial links via the boards' front panels. Linking the processors directly is</p>

91、;<p>　　The decision was therefore made to use the technology of reprogrammable FPGA for designing a reconfigurable communications board. The board enables up to eight DSP 79 and two analog-to-digital converters (A

92、DC) to be embedded into a freely configurable structure of interconnection via the front panel. Multiple communications boards can be linked together across a local bus on the back plane. The board is based on a re- prog

93、rammable FPGA (XILINX XC 4013) to achieve the desired flexibility. The int</p><p>　　2. Available Hardware Environment</p><p>　　The available VME bus system is supplied with a PC-based master CPU

94、 and several DSP-boards.</p><p>　　2.1 The Host System</p><p>　　The VME bus system has one master CPU. This CPU is based on an Inte1486 micro- processor and is compatible with PCs. It is supplied

95、 with PC components such as VGA, floppy, hard disk etc. and is able to run DOS and Windows based programs. The DSP software development tools are located on this machine. The CPU is connected to other hardware and softwa

96、re development platforms, which are also PCs, via a local peer-to-peer network. The master CPU has access to all VME bus resources in a memory mapped</p><p>　　2.2 The DSP Boards </p><p>　　Each D

97、SP-board holds two DSP of the type AT&T DSP32C and has a parallel port (PIO) to the VME bus . Since the master CPU is not a real-time system, these parallel ports are only used for monitoring and development purposes

98、. High-speed serial ports (SIO) are located on the front panel of each board (RS422 level). </p><p>　　Fig.1. Simplified diagram of the DSP board </p><p>　　The DSP have no possibilities to access

99、 the VME bus as a master. They are only accessible as slaves via the parallel port. Each DSP has one port each for serial input and serial output. These are routed to the board front panel, where they appear with RS422 l

100、evel. The data transfer rate is guaranteed up to 10 M bit/s but we have used bit clock frequencies of up to 16 MHz without any trouble. </p><p>　　3. The Communications Board </p><p>　　The purpos

101、e of the communications board is to provide dynamic structures of interconnection so that the complete system can be seen as a universal DSP-based parallel computer (see Fig. 2). This computer is a combined target and de

102、velopment machine. </p><p>　　Fig. 2. Block diagram of the complete system</p><p>　　3.1 Concept of Dataflow-driven Communication </p><p>　　A multiprocessor topology is derived from t

103、he algorithmic structure of a given signal processing problem. This topology may be very unstructured. The topology then consists of data processing modules and data transporting elements (e.g. multiplexer). The data pro

104、cessing modules correspond to the DSP. The data transporting elements will become part of the communications hardware. If a data processing module has either two or more inputs or outputs, then it will be logically split

105、 into a new data </p><p>　　Because each DSP is embedded into the structure of interconnection through its serial ports its program execution can be controlled by this structure. Each DSP will not start 81 ex

106、ecuting its program unless its internal data buffers are completely filled with serial input data. Data from serial input is moved by direct memory access (DMA).The DSP makes no serial data transfer on its own initial ac

107、tive .Serial transfer can be fully controlled by external hardware. So the program execution is data</p><p>　　3.2 Hardware o f the Communications Board </p><p>　　The communications board has bee

108、n designed as a VME bus 6HE card (Fig. 3).A complex programmable logic device (FPGA) has been chosen as the board central element to make dynamic point-to-point connections possible. A second device of this kind serves a

109、s a VME bus interface. We use XILINX logic cell arrays (LCA) .LCA employ CMOS-SRAM technology for storing the logic configuration. It is therefore possible to reconfigure the device in system as often as required.</p&