fpga課程設(shè)計(jì)--基于vhdl的2fsk的信號(hào)發(fā)生器

上傳人：奔*** IP屬地：河北更新時(shí)間：2024-03-01 格式：doc 頁(yè)數(shù)：14 大小：504.50KB 人氣指數(shù)：12 舉報(bào) 版權(quán)申訴

fpga課程設(shè)計(jì)--基于vhdl的2fsk的信號(hào)發(fā)生器_第1頁(yè)

已閱讀1頁(yè)，還剩13頁(yè)未讀，繼續(xù)免費(fèi)閱讀

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、　　《FPGA原理及應(yīng)用》結(jié)課論文　　題目基于VHDL的2FSK的信號(hào)發(fā)生器 　　設(shè)計(jì)題目：基于VHDL的2FSK的信號(hào)發(fā)生器　　一、設(shè)計(jì)實(shí)驗(yàn)條件　　Quartus II開(kāi)發(fā)環(huán)境<

2、;/p>　　二、設(shè)計(jì)目標(biāo)　　通過(guò)練習(xí)，能夠較為熟練的運(yùn)用Quartus II軟件，同時(shí)對(duì)VHDL語(yǔ)言掌握更加熟悉；　　基于Quartus II開(kāi)發(fā)環(huán)境，利用VHDL硬件描述語(yǔ)言，自上而下地逐層完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗(yàn)證，直到生成器件2FSK信號(hào)發(fā)生器；&

3、lt;p>　　三、設(shè)計(jì)報(bào)告的內(nèi)容　　前言（緒論）(設(shè)計(jì)的目的、意義等)　　設(shè)計(jì)主體（原理、步驟、程序或原理圖、結(jié)果等）　　對(duì)仿真結(jié)果進(jìn)行分析　　參考資料

4、　　一．前言　　在通信領(lǐng)域中，為了傳送信息，一般都將原始的信號(hào)進(jìn)行某種變換變成適合于通信傳輸?shù)男盘?hào)形式。在數(shù)字通信系統(tǒng)中，一般將原始信號(hào)(圖像、聲音等)經(jīng)過(guò)量化編碼變成二進(jìn)制碼流，稱為基帶信號(hào)。 　　但數(shù)字基帶信號(hào)一般不適合于直接傳輸。例如，通過(guò)公共電話網(wǎng)絡(luò)傳輸數(shù)字信號(hào)時(shí)，由

5、于電話網(wǎng)絡(luò)的帶寬為4 kHz以下，因此數(shù)字信號(hào)不能直接在其上傳輸。此時(shí)可將數(shù)字信號(hào)進(jìn)行調(diào)制，2FSK即為一種常用的數(shù)字調(diào)制方式。2FSK，即二進(jìn)制頻移鍵控方法簡(jiǎn)單，易于實(shí)現(xiàn)，解調(diào)不需恢復(fù)本地載波，支持異步傳輸，抗噪聲和抗衰落性能也較強(qiáng)。因此2FSK調(diào)制技術(shù)在通信行業(yè)得到了廣泛的應(yīng)用，并且主要適用于低、中速數(shù)據(jù)傳輸。　　由于微電子技術(shù)的迅猛發(fā)展，使得VHDL的性能指標(biāo)，例如規(guī)模、功能、時(shí)間等性能也

6、越來(lái)越好。VHDL在數(shù)字系統(tǒng)設(shè)計(jì)中占據(jù)了越來(lái)越重要的位置。而隨著器件的發(fā)展，開(kāi)發(fā)環(huán)境也進(jìn)一步得到優(yōu)化。VHDL程序的設(shè)計(jì)可用Altera公司的Quartus II軟件開(kāi)發(fā)系統(tǒng)來(lái)實(shí)現(xiàn)，它為用戶提供了良好的開(kāi)發(fā)環(huán)境，包含有豐富的庫(kù)資源，很容易實(shí)現(xiàn)各種電路設(shè)計(jì)，它支持多種輸入方式，并有極強(qiáng)的仿真系統(tǒng)。故利用FPGA 這一新的技術(shù)手段來(lái)研究數(shù)字調(diào)制技術(shù)有重要的現(xiàn)實(shí)意義。設(shè)計(jì)采用FPGA現(xiàn)場(chǎng)可編程技術(shù), 運(yùn)用自頂向下的設(shè)計(jì)思想設(shè)計(jì)2FSK信號(hào)發(fā)生

7、器。避免了硬件電路的焊接與調(diào)試, 而且由于FPGA 的I/ O 端口豐富, 內(nèi)部邏輯可隨意更改, 使得2FSK信號(hào)發(fā)生器的實(shí)現(xiàn)較為方便。　　二．設(shè)計(jì)主體　　1、2FSK信號(hào)產(chǎn)生原理　　數(shù)字頻率調(diào)制又稱頻移鍵控（FSK），二進(jìn)制頻移鍵控記作2FSK。數(shù)字頻移鍵控是用載波的頻率來(lái)

8、傳送數(shù)字消息，即用所傳送的數(shù)字消息控制載波的頻率。2FSK信號(hào)便是符號(hào)“1”對(duì)應(yīng)于載頻，而符號(hào)“0”對(duì)應(yīng)于載頻（與不同的另一載頻）的已調(diào)波形，而且與之間的改變是瞬間完成的。2FSK調(diào)制的波形如圖1示。　　從原理上講，數(shù)字調(diào)頻可用模擬調(diào)頻法來(lái)實(shí)現(xiàn)，也可用鍵控法來(lái)實(shí)現(xiàn)。模擬調(diào)頻法是利用一個(gè)矩形脈沖序列對(duì)一個(gè)載波進(jìn)行調(diào)頻，是頻移鍵控通信方式早期采用的實(shí)現(xiàn)方法。2FSK鍵控法則是利用受矩形脈沖序列控制的

9、開(kāi)關(guān)電路對(duì)兩個(gè)不同的獨(dú)立頻率源進(jìn)行選通。鍵控法的特點(diǎn)是轉(zhuǎn)換速度快、波形好、穩(wěn)定度高且易于實(shí)現(xiàn)，故應(yīng)用廣泛。2FSK信號(hào)的產(chǎn)生方法如圖1所示。圖中為代表信息的二進(jìn)制矩形脈沖序列，即使2FSK信號(hào)。　　圖1 2FSK產(chǎn)生方法　　2、設(shè)計(jì)原理及原理圖　　由于FSK為模擬信號(hào)，而FPGA只能產(chǎn)生數(shù)字信號(hào)，因此需對(duì)正弦信號(hào)

10、采樣并經(jīng)模數(shù)變換來(lái)得到所需的FSK信號(hào)。本例由FPGA產(chǎn)生正弦信號(hào)的采樣值。FSK信號(hào)發(fā)生器框圖如圖2所示，整個(gè)系統(tǒng)共分為分頻器、m序列產(chǎn)生器、跳變檢測(cè)、2:1數(shù)據(jù)選擇器、正弦波信號(hào)產(chǎn)生器和DAC數(shù)模變換器等6部分，其中前5部分由FPGA器件完成。　　圖2 2FSK調(diào)制信號(hào)發(fā)生器框圖　?。?）．分頻器</p&g

11、t;　　本實(shí)例中數(shù)據(jù)速率為1.2 kHz，要求產(chǎn)生1.2 kHz和2.4 kHz兩個(gè)正弦信號(hào)。對(duì)正弦信號(hào)每周期取100個(gè)采樣點(diǎn)，因此要求能產(chǎn)生3個(gè)時(shí)鐘信號(hào)：1.2 kHz(數(shù)據(jù)速率)、120 kHz(產(chǎn)生1.2 kHz正弦信號(hào)的輸入時(shí)鐘)和240 kHz(產(chǎn)生2.4 kHz正弦信號(hào)的輸入時(shí)鐘)?；鶞?zhǔn)時(shí)鐘由一個(gè)12 MHz的晶振提供。設(shè)計(jì)中要求一個(gè)50分頻(產(chǎn)生240 kHz信號(hào))，再2分頻(產(chǎn)生120 kHz信號(hào))

12、和100分頻(產(chǎn)生1.2 kHz信號(hào))，共有三個(gè)分頻值。　?。?）．m序列產(chǎn)生器　　m序列是偽隨機(jī)序列的一種，它的顯著特點(diǎn)是：隨機(jī)特性，預(yù)先可確定性，循環(huán)特性。正因?yàn)檫@些特性，使得m序列產(chǎn)生器在通信領(lǐng)域得到了廣泛的應(yīng)用。　　這里用一種帶有兩個(gè)反饋抽頭的3級(jí)反饋移位寄存器，得到一串“1110010”循環(huán)序列，并采取

13、措施防止進(jìn)入全“0”狀態(tài)。通過(guò)更換時(shí)鐘頻率可以方便地改變輸入碼元的速率。m序列產(chǎn)生器的電路結(jié)構(gòu)如圖3所示。　　圖3 m序列產(chǎn)生器　　m序列產(chǎn)生器電路結(jié)構(gòu)　?。?）．跳變檢測(cè)　　將跳變檢測(cè)引入正弦波

14、的產(chǎn)生中，可以使每次基帶碼元上升沿或下降沿到來(lái)時(shí)，對(duì)應(yīng)輸出波形位于正弦波形的sin0處。引入跳變檢測(cè)主要是為了便于觀察，確保示波器上顯示為一個(gè)連續(xù)的波形。　　基帶信號(hào)的跳變檢測(cè)可以有很多方法，圖4為一種便于在可編程邏輯器件中實(shí)現(xiàn)的方案。　　圖4 信號(hào)跳變檢測(cè)電路　?。?）．2:1數(shù)據(jù)選擇器

15、　　2:1數(shù)據(jù)選擇器用于選擇正弦波產(chǎn)生器的兩個(gè)輸入時(shí)鐘。一個(gè)時(shí)鐘的頻率為120 kHz，此時(shí)正弦波產(chǎn)生器產(chǎn)生一個(gè)1.2 kHz的正弦波，代表數(shù)字信號(hào)“0”；另一個(gè)時(shí)鐘的頻率為240 kHz，此時(shí)產(chǎn)生一個(gè)2.4 kHz的正弦波信號(hào)，代表數(shù)字信號(hào)“1”。　?。?）．正弦信號(hào)的產(chǎn)生　　用數(shù)字電路和DAC變換器可以產(chǎn)生要求的模擬信號(hào)。根據(jù)抽樣定

16、理可知，當(dāng)用模擬信號(hào)最大頻率兩倍以上的速率對(duì)該模擬信號(hào)采樣時(shí)，便可將原模擬信號(hào)不失真地恢復(fù)出來(lái)。本例要求得到的是兩個(gè)不同頻率的正弦信號(hào)，實(shí)驗(yàn)中對(duì)正弦波每個(gè)周期采樣100個(gè)點(diǎn)，即采樣速率為原正弦信號(hào)頻率的100倍，因此完全可以在接收端將原正弦信號(hào)不失真地恢復(fù)出來(lái)，從而可以在接收端對(duì)FSK信號(hào)正確地解調(diào)。經(jīng)DAC轉(zhuǎn)換后，可以在示波器上觀察到比較理想的波形。　　本設(shè)計(jì)中每個(gè)采樣點(diǎn)采用8位量化編碼，即8

17、位分辨率。采樣點(diǎn)的個(gè)數(shù)與分辨率的大小主要取決于CPLD/FPGA器件的容量，其中分辨率的高低還與DAC的位數(shù)有關(guān)。實(shí)驗(yàn)表明，采用8位分辨率和每周期100個(gè)采樣點(diǎn)可以達(dá)到相當(dāng)不錯(cuò)的效果。　　具體的正弦信號(hào)產(chǎn)生器可以用狀態(tài)機(jī)來(lái)實(shí)現(xiàn)。按前面的設(shè)計(jì)思路，本實(shí)現(xiàn)方案共需100個(gè)狀態(tài)，分別為s1～s100。同時(shí)設(shè)計(jì)一個(gè)異步復(fù)位端，保證當(dāng)每個(gè)“1”或“0”到來(lái)時(shí)其調(diào)制信號(hào)正好位于坐標(biāo)原點(diǎn)，即sin0處。狀態(tài)機(jī)

18、共有8位輸出(Q7～Q0)，經(jīng)DAC變換為模擬信號(hào)輸出。為得到一個(gè)純正弦波形，應(yīng)在DAC的輸出端加上一個(gè)低通濾波器，由于本設(shè)計(jì)僅觀察FSK信號(hào)，因此省去了低通濾波器。　　本設(shè)計(jì)中，數(shù)字基帶信號(hào)與FSK調(diào)制信號(hào)的對(duì)應(yīng)關(guān)系為“0”對(duì)應(yīng)1.2 kHz，“1”對(duì)應(yīng)2.4 kHz，此二載波的頻率可以方便地通過(guò)軟件修改。　　3、對(duì)仿真結(jié)果進(jìn)行分析

19、　　2FSK的總體波形如圖5所示，其中CLOCK為正弦波發(fā)生器時(shí)鐘MODE表示0：2FSK；1:2PSK，CLK120為用于產(chǎn)生一個(gè)1.2KHz的正弦波信號(hào)，CLK240為用于產(chǎn)生一個(gè)2.4KHz的正弦波信號(hào)，VALUE為正弦波的采樣點(diǎn)峰值，M_MODE為輸出m序列。　　圖5 2FSK仿真波形圖　　下圖6所示為產(chǎn)生的2FSK波形，可

20、以明顯地看到在M_MODE跳變前后VALUE的碼元寬度相差一倍，實(shí)現(xiàn)了2FSK的頻率變化來(lái)傳遞數(shù)字信息，即120KHz表示信號(hào)“0”，240KHz表示信號(hào)“1”。　　圖6 2FSK仿真波形圖　　下圖3-6可以看出傳遞信號(hào)“1”的波形密度明顯比傳遞信號(hào)“0”的波形密度高。 　　圖7 2FSK仿真波形圖</p&

21、gt;　　2FSK的信號(hào)傳遞頻率從下圖8中可以看出為240KHz，信號(hào)“1”和“0”的跳變是通過(guò)相位的改變來(lái)實(shí)現(xiàn)的。　　圖8 2FSK仿真波形圖　　4、具體程序　　LIBRARY IEEE;　　USE IEEE.

22、STD_LOGIC_1164.all;　　USE IEEE.std_logic_unsigned.all;　　USE IEEE.std_logic_arith.all;　　ENTITY PSKFSK IS　　PORT(CLOCK:IN STD_LOGIC; -

23、-正弦波發(fā)生器時(shí)鐘　　MODE:IN STD_LOGIC; --0：FSK;1:PSK　　CLK240: buffer STD_LOGIC; --用于產(chǎn)生一個(gè)2.4KHz的正弦波信號(hào)　　CLK120: buffer STD_LOGIC; --用于產(chǎn)生一個(gè)1.2KHz的正弦波信號(hào)<

24、;/p>　　VALUE: out std_logic_vector (7 DOWNTO 0); --正弦波的采樣點(diǎn)峰值　　M_CODE:BUFFER STD_LOGIC); --輸出m序列　　END PSKFSK;　　ARCHITECTURE PSKFSK_ARCH OF PSK

25、FSK IS　　SIGNAL COUNT100:INTEGER RANGE 0 TO 99; --記錄100個(gè)狀態(tài)　　SIGNAL COUNT50: INTEGER RANGE 0 TO 49; --記錄50個(gè)狀態(tài)　　SIGNAL COUNT: INTEGER RANGE 1 TO 10; --記

26、錄10個(gè)狀態(tài)，實(shí)現(xiàn)12M分頻到240KHz得到CLK240時(shí)鐘信號(hào)　　SIGNAL SINCLK,CODERATE: STD_LOGIC; --正弦波信號(hào)的頻率以及隨機(jī)序列的編碼速率　　SIGNAL TEMP,JUMP_HIGH,JUMP_LOW: STD_LOGIC; --0，1跳變標(biāo)志　　SIG

27、NAL M: std_logic_vector (2 DOWNTO 0); --m序列　　BEGIN　　PROCESS(CLOCK) --分頻為240KHz的CLK240信號(hào)　　BEGIN</p&

28、gt;　　IF (CLOCK'EVENT AND CLOCK = '1') THEN 　　IF (COUNT = 10) THEN 　　COUNT<=1; --計(jì)數(shù)滿時(shí)計(jì)數(shù)回復(fù)初值　　CLK240<=NOT CLK240; --輸

29、出時(shí)鐘翻轉(zhuǎn)一次　　ELSIF (COUNT=5) THEN 　　COUNT<=COUNT+1;　　CLK240 <= NOT CLK240;--輸出時(shí)鐘翻轉(zhuǎn)一次　　ELSE COUNT<=COUNT+1;<

30、;b>　　END IF;　　END IF;　　END PROCESS;　　PROCESS(CLK240) --分頻為120KHz的CLK120信號(hào)　　BEGIN

31、　　IF (CLK240'EVENT AND CLK240 = '1') THEN 　　CLK120<=NOT CLK120;　　END IF;　　END PROCESS;</p

32、>　　PROCESS(CLK120) --LOAD_CLK1 100分頻得到CODERATE碼元速率1.2KHz　　BEGIN　　IF (CLK120'EVENT AND CLK120= '1') THEN　　IF(C

33、OUNT50=49) THEN　　COUNT50<=0;　　CODERATE<=NOT CODERATE;　　ELSE COUNT50<=COUNT50+1;　　END IF;

34、;　　END IF;　　END PROCESS;　　M_SEQUENCE_FORM: --產(chǎn)生"1110010"m序列　　PROCESS(CODERATE)　　BEGIN

35、　　IF(CODERATE'EVENT AND CODERATE= '1') THEN　　M(0)<=M(1); --實(shí)現(xiàn)移位功能　　M(1)<=M(2);　　END IF;</p&g

36、t;　　END PROCESS;　　PROCESS(CODERATE)　　BEGIN　　IF(CODERATE'EVENT AND CODERATE= '1') THEN　　M(2)<

37、;=(M(1) XOR M(0)) OR (NOT (M(0) OR M(1) OR M(2))); --邏輯表達(dá)式跟上面的移位功能產(chǎn)生m的隨機(jī)序列“1110010”　　END IF;　　END PROCESS;　　M_CODE<=M(0);

38、　　PROCESS(MODE,CLK240,CLK120,M_CODE)　　BEGIN　　IF (MODE='0' AND M_CODE='0') THEN SINCLK<=CLK120;　　ELSE SINCLK<

39、;=CLK240; --選擇正弦信號(hào)波產(chǎn)生器的時(shí)鐘頻率　　END IF;　　END PROCESS;　　JUMP_HIGH<=(NOT TEMP) AND M_CODE; --0到1跳變　　JUMP_LOW<=

40、(NOT M_CODE) AND TEMP; --1到0跳變　　PROCESS(SINCLK) --2FSK與2PSK對(duì)跳變的不同處理　　BEGIN　　IF(SINCLK'EVENT AND SINCLK= '1') THEN</p&

41、gt;　　TEMP<=M_CODE;　　IF((COUNT100=99) OR (JUMP_HIGH='1')) THEN COUNT100<=0; --波形輸出　　ELSIF((JUMP_LOW='1') AND (MODE='1')) THEN COUNT100&l

42、t;=50;　　ELSE COUNT100<=COUNT100+1;　　END IF;　　END IF;　　END PROCESS;　　PROCES

43、S(COUNT100) --產(chǎn)生sin周期波形的1個(gè)周期內(nèi)的100個(gè)樣點(diǎn)值　　BEGIN　　CASE COUNT100 IS　　when 0=>value<="01111111"; 　　whe

44、n 1=>value<="10000111";　　when 2=>value<="10001111"; 　　when 3=>value<="10010111";　　when 4=>value<="

45、10011111"; 　　when 5=>value<="10100110";　　when 6=>value<="10101110"; 　　when 7=>value<="10110101";</p

46、>　　when 8=>value<="10111100"; 　　when 9=>value<="11000011";　　when 10=>value<="11001010"; 　　whe

47、n 11=>value<="11010000";　　when 12=>value<="11010110"; 　　when 13=>value<="11011100";　　when 14=>value<=&

48、quot;11100001"; 　　when 15=>value<="11100110";　　when 16=>value<="11101011"; 　　when 17=>value<="11101111"

49、;;　　when 18=>value<="11110010"; 　　when 19=>value<="11110110";　　when 20=>value<="11111000"; <

50、p>　　when 21=>value<="11111010";　　when 22=>value<="11111100"; 　　when 23=>value<="11111101";　　when 24=>v

51、alue<="11111110"; 　　when 25=>value<="11111111";　　when 26=>value<="11111110"; 　　when 27=>value<="111

52、11101";　　when 28=>value<="11111100"; 　　when 29=>value<="11111010";　　when 30=>value<="11111000"; </p

53、>　　when 31=>value<="11110110";　　when 32=>value<="11110010"; 　　when 33=>value<="11101111";　　whe

54、n 34=>value<="11101011"; 　　when 35=>value<="11100110";　　when 36=>value<="11100001"; 　　when 37=>value<

55、="11011100";　　when 38=>value<="11010110"; 　　when 39=>value<="11010000";　　when 40=>value<="11001010"

56、;; 　　when 41=>value<="11000011";　　when 42=>value<="10111100"; 　　when 43=>value<="10110101";<

57、p>　　when 44=>value<="10101110"; 　　when 45=>value<="10100110";　　when 46=>value<="10011111"; 　　when 47=>

58、;value<="10010111";　　when 48=>value<="10001111"; 　　when 49=>value<="10000111";　　when 50=>value<="011

59、11111"; 　　when 51=>value<="01110111";　　when 52=>value<="01101111"; 　　when 53=>value<="01100111";</p

60、>　　when 54=>value<="01011111"; 　　when 55=>value<="01011000";　　when 56=>value<="01010000"; 　　w

61、hen 57=>value<="01001001";　　when 58=>value<="01000010"; 　　when 59=>value<="00111011";　　when 60=>value<

62、="00110100"; 　　when 61=>value<="00101110";　　when 62=>value<="00101000"; 　　when 63=>value<="00100010&qu

63、ot;;　　when 64=>value<="00011101"; 　　when 65=>value<="00011000";　　when 66=>value<="00010011"; &l

64、t;p>　　when 67=>value<="00001111";　　when 68=>value<="00001100"; 　　when 69=>value<="00001000";　　when 70=>

65、;value<="00000110"; 　　when 71=>value<="00000100";　　when 72=>value<="00000010"; 　　when 73=>value<="0

66、0000001";　　when 74=>value<="00000000"; 　　when 75=>value<="00000000";　　when 76=>value<="00000000"; <

67、/p>　　when 77=>value<="00000001";　　when 78=>value<="00000010"; 　　when 79=>value<="00000100";　　w

68、hen 80=>value<="00000110"; 　　when 81=>value<="00001000";　　when 82=>value<="00001100"; 　　when 83=>value&l

69、t;="00001111";　　when 84=>value<="00010011"; 　　when 85=>value<="00011000";　　when 86=>value<="00011101&qu

70、ot;; 　　when 87=>value<="00100010";　　when 88=>value<="00101000"; 　　when 89=>value<="00101110";&l

71、t;p>　　when 90=>value<="00110100"; 　　when 91=>value<="00111011";　　when 92=>value<="01000010"; 　　when 93=&

72、gt;value<="01001001";　　when 94=>value<="01010000"; 　　when 95=>value<="01011000";　　when 96=>value<="0

73、1011111"; 　　when 97=>value<="01100111";　　when 98=>value<="01101111"; 　　when 99=>value<="01110111";<

74、/p>　　when others=>NULL;　　END CASE;　　END PROCESS;　　END PSKFSK_ARCH;　　5、參考資料</p&

眾賞文庫(kù)> 全部分類(lèi)> 畢業(yè)設(shè)計(jì)

溫馨提示

1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

fpga課程設(shè)計(jì)--基于vhdl的2fsk的信號(hào)發(fā)生器

文檔簡(jiǎn)介

溫馨提示

最新文檔

評(píng)論

fpga課程設(shè)計(jì)--基于vhdl的2fsk的信號(hào)發(fā)生器

文檔簡(jiǎn)介

溫馨提示

最新文檔

評(píng)論

免費(fèi)下載