畢業(yè)論文——多功能數(shù)字鐘

1、<p>　　畢 業(yè) 論 文（設(shè) 計）</p><p>　作 者:學(xué) 號：</p><p>　系 部:</p><p>　專 業(yè):電子信息科學(xué)與技術(shù)</p><p>　（方 向）:</p><p>　題 目:多功能數(shù)字鐘</p><p>　指導(dǎo)老師講師/碩士</p>

2、<p>　提交日期2014年5月12日</p><p><b>　　摘 要</b></p><p>　　近年來，科學(xué)技術(shù)發(fā)展飛速，人們的生活質(zhì)量也不斷提高。傳統(tǒng)的時鐘已經(jīng)無法滿足現(xiàn)代人的生活要求。多功能數(shù)字鐘無論在形態(tài)還是在性能上都改變了原有的風(fēng)格。</p><p>　　本次設(shè)計基于原始的數(shù)字鐘，在此基礎(chǔ)上增加了諸項功能。不僅具

3、備時，分，秒計數(shù)功能，另外增加了校時功能，整點報時功能，鬧鐘功能以及數(shù)字跑表功能。設(shè)計中采用了EDA技術(shù)，使用硬件描述語言Verilog HDL對各大功能模塊的邏輯功能進(jìn)行代碼編寫。于QuartusII軟件環(huán)境下，采用層次化設(shè)計與模塊化設(shè)計的方法，由各個功能模塊連接建立頂層圖，構(gòu)成基于FPGA的多功能數(shù)字鐘。</p><p>　　設(shè)計實驗板的主芯片為EP3C25Q240C8，多功能數(shù)字鐘由分頻器模塊，時鐘計數(shù)模塊

4、，校時控制模塊，鬧鐘模塊，整點報時與音樂演奏模塊，數(shù)據(jù)選擇模塊，譯碼顯示模塊，按鍵去抖動模塊和數(shù)字跑表模塊構(gòu)成。經(jīng)過程序編譯和模塊仿真，在實驗板上下載驗證，該系統(tǒng)可以完成時，分，秒的正常顯示，通過按鍵切換功能模式，進(jìn)入鬧鐘時間設(shè)定，校時，數(shù)字跑表模式?？梢允謩诱{(diào)整時間，設(shè)定鬧鐘及數(shù)字跑表計時。</p><p>　　關(guān)鍵詞：FPGA； Verilog HDL； 數(shù)字鐘；</p><p>　　

5、THE DIGITAL CLOCK WITH STOPWATCH FUCTION</p><p><b>　　ABSTRACT</b></p><p>　　In recent years, the rapid development of science technology, quality of life is also rising. Traditional c

6、lock has been unable to meet the requirements of modern life. Both in the form of multi-function digital clock or in the performance has changed the original style.</p><p>　　The design is based on the origin

7、al digital clock, on the basis of it increased various functions. Not only have the time, minutes, seconds count function, also add the function of adjusting time, the whole point timekeeping function, alarm function and

8、 digital stopwatch functions. EDA technology used in the design, using Verilog HDL hardware description language for logic functions in major functional modules of code to write. Under Quartus II software environment, us

9、ing hierarchical design met</p><p>　　The main system chip of design experiment board is EP3C25Q240C8, multifunctional digital clock is composed of the divider module, the clock counting module, the adjust ti

10、me control module, the alarm module, the whole point timekeeping and music module, the data selection module, the decoding module, the key to jitter module and digital stopwatch module. After the program compiled and mod

11、ule simulation, download on the breadboard validation, The system can complete hours, minutes, seconds display</p><p>　　Keywords：FPGA； Verilog HDL； Digital clock；</p><p><b>　　目 錄</b&g

12、t;</p><p><b>　　摘 要i</b></p><p>　　ABSTRACTii</p><p>　　第一章 緒 論1</p><p>　　1.1 基于FPGA數(shù)字鐘的背景和意義1</p><p>　　1.2 課題的研究方法和相關(guān)技術(shù)的發(fā)展1</p>&l

13、t;p>　　1.3 本文的研究目的和主要研究內(nèi)容2</p><p>　　第二章 FPGA簡介3</p><p>　　2.1 FPGA的原理與基本結(jié)構(gòu)3</p><p>　　2.2 FPGA設(shè)計流程3</p><p>　　第三章 Quartus II 簡介4</p><p>　　第四章 數(shù)字鐘總體設(shè)

14、計方案5</p><p>　　4.1數(shù)字鐘的基本構(gòu)成5</p><p>　　4.2數(shù)字鐘的工作原理5</p><p>　　第五章 數(shù)字鐘的具體設(shè)計流程6</p><p>　　5.1 本設(shè)計的頂層圖6</p><p>　　5.2 分頻模塊6</p><p>　　5.3 按鍵去抖動模塊

15、7</p><p>　　5.4 時鐘模塊8</p><p>　　5.4.1 模式切換功能9</p><p>　　5.4.2 時鐘計數(shù)功能9</p><p>　　5.4.3 校時控制功能10</p><p>　　5.4.4 鬧鐘設(shè)定功能10</p><p>　　5.4.5 數(shù)字跑表功能

16、11</p><p>　　5.5 數(shù)據(jù)選擇模塊11</p><p>　　5.6 譯碼顯示模塊13</p><p>　　5.7 鬧鐘音樂模塊14</p><p>　　5.8 整點報時與音樂演奏模塊15</p><p><b>　　結(jié)束語17</b></p><p>

17、;<b>　　致謝18</b></p><p><b>　　參考文獻(xiàn)19</b></p><p>　　附錄A FPGA器件EP3C25_V5電路板21</p><p>　　附錄B 本設(shè)計使用的EP3C25_V5管腳配置文件22</p><p><b>　　程序源代碼23</

18、b></p><p><b>　　第一章 緒 論</b></p><p>　　1.1 基于FPGA數(shù)字鐘的背景和意義</p><p>　　現(xiàn)今的電子產(chǎn)品要求功能要多樣，體積越小越好，且功耗應(yīng)達(dá)到最低[1]。這與傳統(tǒng)電子產(chǎn)品最主要的區(qū)別是使用了大量的可編程邏輯器件，這就提高了產(chǎn)品的性能，縮小了體積，降低了功耗。同時通過先進(jìn)的計算機技術(shù)，

19、縮短了產(chǎn)品的研發(fā)周期。本設(shè)計采用的EDA技術(shù)符合現(xiàn)代先進(jìn)電子技術(shù)的諸多要求，是設(shè)計研發(fā)電子產(chǎn)品的新興技術(shù)。</p><p>　　若人們的日常生活中沒有時鐘去提醒時間，造成的后果是難以想象的。數(shù)字鐘的應(yīng)用非常廣泛，主要用于家庭生活，以及長途車站，機場，辦公室，碼頭等公共場所，為人們的生活起居，學(xué)習(xí)工作和娛樂提供了很大的方便。數(shù)字鐘采用的石英技術(shù)和集成電路技術(shù)促使其計時精確且性能非常穩(wěn)定，同時攜帶起來也非常便捷。&l

20、t;/p><p>　　數(shù)字鐘所采用的是數(shù)字電路技術(shù)去實現(xiàn)時，分，秒的精確計時，比機械式時鐘更具直觀性和精準(zhǔn)性，同時它的使用壽命更長，因此使用及其廣泛。數(shù)字鐘不僅使鐘表數(shù)字化，而且增加了原始鐘表不具備的諸多功能，諸如鬧鐘功能，數(shù)字跑表計時功能和整點報時功能等。這些都是基于鐘表數(shù)字化的。所以，對數(shù)字鐘的研究以及拓展其功能應(yīng)用很有現(xiàn)實意義。</p><p>　　1.2 課題的研究方法和相關(guān)技術(shù)的發(fā)展

21、</p><p>　　基于FPGA原理的理論知識，結(jié)合數(shù)字鐘的相關(guān)書籍的查找，對數(shù)字鐘的基本結(jié)構(gòu)進(jìn)行分析，利用QuartusII軟件仿真，驗證了理論與仿真結(jié)果的一致性。在編譯和仿真測試正確后，由QuartusII軟件提供的編程器將信息下載至目標(biāo)器件，對研究結(jié)果進(jìn)行驗證。</p><p>　　本課題研究把Verilog HDL硬件描述語言與可編程邏輯器件相結(jié)合，通過七段數(shù)碼管顯示實驗結(jié)果。多

22、功能數(shù)字鐘可以用不同的技術(shù)來實現(xiàn)，如單片機?？删幊踢壿嬈骷氖褂门c其他方式相比具有很多優(yōu)點，如易于學(xué)習(xí)，方便快捷，別致獨特，趣味濃厚，更加直觀，設(shè)計的成功率高，易于編程和修改添加等特點，應(yīng)用異常便利。所以本課題研究利用可編程邏輯器件來實現(xiàn)。</p><p>　　1.3 本文的研究目的和主要研究內(nèi)容</p><p>　　當(dāng)今，電子系統(tǒng)的發(fā)展速度高，規(guī)模大，集成化?；谶壿嬀C合與硬件描述語言的

23、自頂向下的設(shè)計方法迅速發(fā)展起來。隨著科學(xué)技術(shù)的迅猛發(fā)展，人們已不滿足現(xiàn)有的數(shù)字鐘功能。為解決當(dāng)下矛盾，本課題的研究目的是完成基于FPGA的具有數(shù)字跑表功能的數(shù)字鐘的設(shè)計，由數(shù)碼管實時顯示時，分，秒的計時，具有小時和分鐘調(diào)整，整點報時，鬧鐘及數(shù)字跑表功能。</p><p>　　第二章 FPGA簡介</p><p>　　2.1 FPGA的原理與基本結(jié)構(gòu)</p><p>

24、;　　FPGA是現(xiàn)場可編程門陣列（Field Programmable Gate Array）的簡稱[2]，它的出現(xiàn)是用來作為一種半定制電路，不僅解決了定制電路的缺陷，又克服了原有可編程器件門電路數(shù)太少的不足。</p><p>　　FPGA具備掩膜可編程門陣列的通用結(jié)構(gòu)，它不僅把大量的邏輯功能塊組合成陣列，并且用可編程的互連資源把這些邏輯功能塊連接起來，從而達(dá)到不同的設(shè)計需求。</p><p&

25、gt;　　FPGA通常由三種可編程電路與一個用來寄存編程數(shù)據(jù)的靜態(tài)存儲器SRAM構(gòu)成[3]。這三種可編程電路是：可編程邏輯模塊CLB（Configurable Logic Block），輸入/輸出模塊IOB（Input Output Block）與互連資源IR（Interconnect Resource）。</p><p>　　可編程邏輯模塊CLB是達(dá)成模塊邏輯功能的根本單元，它們一般會有規(guī)則的組成一個陣列，均勻

26、分布在整個芯片上；可編程輸入/輸出模塊IOB通常負(fù)責(zé)完成芯片的邏輯與外部封裝腳的接口工作[5]；可編程互連資源包含大量不同長度的線段和可編程連接開關(guān)，它們把IOB之間或IOB、CLB之間及CLB之間銜接起來，形成具備特定功能的電路。</p><p>　　2.2 FPGA設(shè)計流程</p><p>　　通常，一個比較大的集成項目應(yīng)采用分層方法：分為幾大模塊，各模塊之間定義好接口，而后各模塊再次

27、細(xì)分來具體實現(xiàn)，這就是自頂向下（TOP DOWN）的設(shè)計流程?，F(xiàn)今，自頂向下的設(shè)計方法已經(jīng)被普遍應(yīng)用。高層次設(shè)計是對系統(tǒng)的行為特性進(jìn)行定義，一般不會涉及到工藝的實現(xiàn)，所以能夠在廠家綜合庫的支持下，綜合優(yōu)化工具把高層次的行為描述轉(zhuǎn)化為針對某種工藝優(yōu)化的網(wǎng)絡(luò)表[4]，促使工藝轉(zhuǎn)化變得輕而易舉。</p><p>　　第三章 Quartus II 簡介</p><p>　　Quartus II

28、是由 Altera 公司提供的 FPGA/CPLD 軟件開發(fā)集成環(huán)境，21世紀(jì)初被Altera公司推出，是由Altera公司前一代 FPGA/CPLD 軟件集成開發(fā)環(huán)境 MAX+plus II 的推陳出新的新產(chǎn)品[2]，它的運行界面友好，使用起來相當(dāng)便捷。整個設(shè)計的流程都可以在Quartus II 上完成，它為開發(fā)者提供和結(jié)構(gòu)無關(guān)的開發(fā)設(shè)計環(huán)境，讓設(shè)計者在設(shè)計中能夠進(jìn)行方便地設(shè)計輸入，迅速處理和器件模塊的編程。</p>&

29、lt;p>　　Altera 公司的 Quartus II 軟件為用戶提供了完整的多平臺設(shè)計開發(fā)環(huán)境，可以完成種種特定設(shè)計的需要，同時它也是單個芯片的可編程系統(tǒng)（SOPC）設(shè)計的綜合性環(huán)境和SOPE設(shè)計的開發(fā)工具。由于Quartus II 軟件設(shè)計工具內(nèi)部嵌有 Verilog HDL，VHDL 邏輯綜合器，因此它完全支持 Verilog HDL，VHDL 的設(shè)計流程[6]。</p><p>　　Quartus

30、 II 軟件支持分層次的設(shè)計，能夠在一個新的輸入環(huán)境中對使用不一樣的輸入設(shè)計方式實現(xiàn)的功能模塊進(jìn)行調(diào)用，因此解決了電路原理圖與 HDL 混合輸入設(shè)計帶來的問題。當(dāng)設(shè)計的輸入完成以后，Quartus II 軟件的編譯器會生成設(shè)計輸入的錯誤報告。Quartus II 軟件具有卓越的設(shè)計錯誤定位器功能，用來確定文本中或者圖形設(shè)計中產(chǎn)生的錯誤。對于使用 VHDL 的設(shè)計，不妨使用 Quartus II 軟件自帶的 RTL Viewer 觀測綜合

31、后的 RTL 圖[2]。在進(jìn)行編譯后，可對設(shè)計進(jìn)行時序或功能仿真。在進(jìn)行功能仿真之前，必需使用波形編輯器產(chǎn)生一個用來激勵波形的文件。當(dāng)程序編譯和功能仿真檢測準(zhǔn)確后，即可通過 Quartus II軟件自帶的編程器把下載信息下載到目標(biāo)器件中。</p><p>　　第四章 數(shù)字鐘總體設(shè)計方案</p><p>　　4.1數(shù)字鐘的基本構(gòu)成</p><p>　　數(shù)字鐘的基本計

32、時功能是一個對標(biāo)準(zhǔn)秒脈沖1Hz的計數(shù)電路。因為計數(shù)從0開始，無法與當(dāng)前時間相同，所以要在電路上添加一個對時間校準(zhǔn)的電路。為了使1Hz的秒信號時鐘精準(zhǔn)，通常使用石英晶體振蕩器電路構(gòu)成數(shù)字鐘。圖4-1所示為數(shù)字鐘的一般構(gòu)成框圖。主要包括分頻器電路，校時控制電路，校分控制電路和譯碼顯示電路。可以通過改變控制邏輯電路來不斷添加和增強數(shù)字鐘的功能。</p><p>　　圖4-1 數(shù)字鐘的一般構(gòu)成框圖</p>

33、<p>　　4.2數(shù)字鐘的工作原理</p><p>　　數(shù)字鐘的時間基準(zhǔn)是由振蕩器產(chǎn)生的穩(wěn)定的高頻脈沖信號生成的，再經(jīng)過分頻器分頻，產(chǎn)生標(biāo)準(zhǔn)秒脈沖1hz。秒的計數(shù)從0開始，計到59后秒清零并向分的計數(shù)器進(jìn)位，分計數(shù)器在進(jìn)位來時加1，計到59后分清零并向小時的計數(shù)器進(jìn)位，小時計數(shù)器在進(jìn)位來時加1，計到23后清零。當(dāng)各計數(shù)器計滿后一并清零，重新進(jìn)行計數(shù)。各計數(shù)器的輸出分別送往譯碼顯示電路進(jìn)行譯碼顯示。當(dāng)計時

34、不準(zhǔn)確存在誤差時，可以通過校時校分電路對小時，分鐘進(jìn)行校對。校時控制信號是由按鍵產(chǎn)生的。譯碼顯示電路由譯碼器完成，顯示由七段數(shù)碼管完成。</p><p>　　第五章 數(shù)字鐘的具體設(shè)計流程及結(jié)果驗證</p><p>　　5.1 本設(shè)計的頂層圖</p><p>　　本設(shè)計采用自頂向下（TOP -DOWN）的設(shè)計方法。頂層圖如圖5-1所示。</p><

35、;p>　　圖5-1多功能數(shù)字鐘頂層圖</p><p><b>　　5.2 分頻模塊</b></p><p>　　晶體振蕩器是數(shù)字鐘的核心部件，振蕩器的震蕩頻率精度和穩(wěn)定度確保時鐘的計時精確與穩(wěn)定[7]。眾所周知，石英晶體頻率特性是很好的，它只選擇一個頻率點的信號，其它信號的頻率段都會衰減掉，因此所提供的振蕩電路輸出信號是極其精準(zhǔn)的。然后通過對分頻電路的設(shè)計，來分

36、頻得到所需要的各個頻率，其設(shè)計流程框圖如圖5-2所示。</p><p>　　圖5-2 所需頻率產(chǎn)生的電路框圖</p><p>　　本設(shè)計使用的實驗板提供的晶體振蕩器為一個頻率精準(zhǔn)穩(wěn)定的50mHz的方波信號，它的輸出送給分頻電路進(jìn)行分頻。</p><p>　　分頻電路的模塊圖如圖5-3所示。</p><p><b>　　圖5-3分頻模

37、塊圖</b></p><p>　　分頻模塊仿真波形如圖5-4所示。</p><p>　　圖5-4分頻仿真波形圖</p><p>　　由仿真波形圖分析可知：本設(shè)計使用的晶體振蕩器clk為50MHz，clk每10個脈沖形成一個脈沖，把50MHz分為了5MHz。由于50MHz太大，被分為更小的頻率從仿真圖無法看出。經(jīng)過分頻后輸出的1khz的動態(tài)掃描信號clk1

38、khz、100hz的標(biāo)準(zhǔn)百分秒信號clk100hz、5mhz的整點報時信號clk5mhz、8hz的鬧鐘音樂信號、1hz的標(biāo)準(zhǔn)秒信號clk1hz。</p><p>　　5.3 按鍵去抖動模塊</p><p>　　本設(shè)計的實驗板上使用的是產(chǎn)生負(fù)脈沖的接法，在按下然后立即松開按鍵的過程中，前后沿抖動的時間大約在10ms以內(nèi)。因此我們在設(shè)計上用鐘頻為500Hz（周期為2ms）的5級寄存器加一個或門

39、來避開抖動。</p><p>　　按鍵去抖動的電路原理圖如圖5-5所示。</p><p>　　圖5-5按鍵去抖動電路原理圖</p><p>　　該模塊用來判斷是否有按鍵按下，當(dāng)有按鍵按下時，要消除按鍵產(chǎn)生的抖動。功能的實現(xiàn)方案是判斷是否有按鍵按下，若有按鍵按下，則需要延時一段時間來消除抖動，等到抖動過去之后再判斷信號，若依然存在低電平信號，那就斷定有按鍵按下，然后產(chǎn)

40、生有按鍵按下的信號。</p><p>　　按鍵去抖動的模塊圖如圖5-6所示。</p><p>　　圖5-6按鍵去抖動模塊圖</p><p>　　按鍵去抖動仿真波形如圖5-7所示。</p><p>　　圖5-7按鍵去抖動仿真波形圖</p><p>　　由仿真波形圖分析可知：當(dāng)按鍵按下時，存在一段抖動信號，在抖動過后按鍵仍

41、處于按下狀態(tài)，此時確認(rèn)按鍵已按下，滿足了設(shè)計要求。</p><p><b>　　5.4 時鐘模塊</b></p><p>　　時鐘模塊是多功能數(shù)字鐘的主要部分，此次設(shè)計的時鐘模塊包括：時鐘計時功能，模式切換功能，校時控制功能，鬧鐘設(shè)定功能以及數(shù)字跑表功能。時鐘模塊的邏輯框圖如圖5-8所示。</p><p><b>　　圖5-8時鐘模塊

42、圖</b></p><p>　　5.4.1 模式切換功能</p><p>　　模式切換功能主要完成數(shù)字鐘的不同模式之間切換的工作，可以手動切換模式，使數(shù)字鐘顯示當(dāng)前設(shè)定的模式。仿真波形如圖5-9所示。</p><p>　　圖5-9模式切換仿真波形圖</p><p>　　由仿真波形圖分析可知：key[0]為模式切換功能鍵。當(dāng)key[

43、0]為0時，mode依次從0（時鐘計數(shù)模式）切換為1（鬧鐘設(shè)定模式）、2（校時控制模式）、3（秒表模式），其結(jié)論符合模式切換的規(guī)律，邏輯電路設(shè)計正確。</p><p>　　5.4.2 時鐘計數(shù)功能</p><p>　　時鐘計數(shù)功能完成數(shù)字鐘的正常計數(shù)工作，使數(shù)字鐘顯示當(dāng)前的時間。仿真波形如圖5-10所示。</p><p>　　圖5-10時鐘計數(shù)仿真波形圖</p

44、><p>　　由仿真波形圖分析可知：mode為0，當(dāng)前模式為時鐘計數(shù)模式。秒計數(shù)從00開始，記到59秒后清零，分鐘加1。分鐘計數(shù)從00開始，記到59后分清零，小時加1，小時計數(shù)從00開始，記到23后時清零。其計數(shù)規(guī)律符合正常計時，邏輯電路的設(shè)計是正確的。</p><p>　　5.4.3 校時控制功能</p><p>　　校時控制功能完成對數(shù)字鐘不精確時的校對時間工作，可

45、以手動校準(zhǔn)時間，使數(shù)字鐘顯示當(dāng)前準(zhǔn)確的時間。仿真波形如圖5-11所示。</p><p>　　圖5-11校時控制仿真波形圖</p><p>　　由仿真波形圖分析可知：key[0]為模式切換功能鍵，key[1]為校時校分選擇鍵，key[2]為時間校準(zhǔn)鍵。當(dāng)key[0]為0時，mode依次從0（時鐘計數(shù)模式）切換為1（鬧鐘設(shè)定模式）、2（校時控制模式），系統(tǒng)處于校時控制模式下。當(dāng)key[1]為0

46、時，ledjm變?yōu)?，校分指示燈點亮，按下key[2]對分鐘進(jìn)行校對，當(dāng)key[1]再次為0時，ledjh變?yōu)?，校時指示燈點亮，按下key[2]對小時進(jìn)行校對。當(dāng)進(jìn)入時鐘計數(shù)模式，分鐘，小時正常計數(shù)。結(jié)論與校時校分的規(guī)律相符，邏輯電路的設(shè)計是正確的。</p><p>　　5.4.4 鬧鐘設(shè)定功能</p><p>　　鬧鐘設(shè)定功能完成數(shù)字鐘設(shè)置鬧鐘時間工作，可以手動進(jìn)行鬧鐘時間的設(shè)定，仿真

47、波形如圖5-12所示。 </p><p>　　圖5-12鬧鐘設(shè)定仿真波形圖</p><p>　　由仿真波形圖分析可知：key[0]為模式切換功能鍵，key[1]為校時校分選擇鍵，key[2]為時間校準(zhǔn)鍵。當(dāng)key[0]為0時，mode從0（時鐘計數(shù)模式）切換為1（鬧鐘設(shè)定模式），系統(tǒng)處于鬧鐘設(shè)定模式下。當(dāng)key[1]為0時，ledjm變?yōu)?，校分指示燈點亮，按下key[2]對分鐘進(jìn)行設(shè)定，

48、當(dāng)key[1]再次為0時，ledjh變?yōu)?，校時指示燈點亮，按下key[2]對小時進(jìn)行設(shè)定。當(dāng)進(jìn)入時鐘計數(shù)模式時，分鐘，小時正常計數(shù)。其結(jié)論符合鬧鐘設(shè)定的規(guī)律，邏輯電路設(shè)計正確。</p><p>　　5.4.5 數(shù)字跑表功能</p><p>　　數(shù)字跑表功能完成跑表的工作，可以手動進(jìn)行跑表的清零和暫停功能，仿真波形如圖5-13所示。 </p><p>　　圖5-13

49、數(shù)字跑表仿真波形圖</p><p>　　由仿真波形圖分析可知：key[1]為跑表清零鍵， key[3]為跑表暫停鍵。百分秒計數(shù)從00開始，記到99后百分秒清零，秒加1。秒記到59后清零，分加1。實現(xiàn)了百分秒從00到99的循環(huán)計數(shù)，秒從00到59的循環(huán)計數(shù)。在百分秒計數(shù)過程中，按下key[3]鍵時，跑表暫停計數(shù)，按下key[1]鍵時，跑表清零。其結(jié)論符合數(shù)字跑表的規(guī)律，邏輯電路設(shè)計正確。</p>&l

50、t;p>　　5.5 數(shù)據(jù)選擇模塊</p><p>　　當(dāng)多功能數(shù)字鐘工作時，在不同的模式下需要顯示不同的數(shù)據(jù)，這需要對數(shù)據(jù)進(jìn)行選擇，數(shù)據(jù)選擇模塊的邏輯框圖如圖5-14所示。</p><p>　　圖5-14數(shù)據(jù)選擇模塊圖</p><p>　　數(shù)據(jù)選擇模塊主要完成數(shù)字鐘在不同模式之間數(shù)據(jù)的選擇工作，把當(dāng)前模式下的數(shù)據(jù)送往譯碼顯示模塊進(jìn)行譯碼顯示，仿真波形如圖5-1

51、5所示。</p><p>　　圖5-15數(shù)據(jù)選擇仿真波形圖</p><p>　　由仿真波形圖分析可知：當(dāng)mode為0時，系統(tǒng)處于時鐘計數(shù)模式下，data（當(dāng)前顯示的數(shù)據(jù)）為hour：min：sec，即為041001。當(dāng)mode為1時，系統(tǒng)處于鬧鐘設(shè)定模式下，data（當(dāng)前顯示的數(shù)據(jù)）為ahour：amin：sec，即為081000。當(dāng)mode為2時，系統(tǒng)處于校時控制模式下，ledj為0，校

52、時指示燈點亮。data（當(dāng)前顯示的數(shù)據(jù)）為thour：tmin：sec，即為044000。當(dāng)mode為3時，系統(tǒng)處于秒表模式下，data（當(dāng)前顯示的數(shù)據(jù)）為PMIN：PSEC：PMSEC，即為020880。其結(jié)論符合數(shù)據(jù)選擇的規(guī)律，邏輯電路設(shè)計正確。</p><p>　　5.6 譯碼顯示模塊</p><p>　　實驗板上使用的是4 位聯(lián)體的7 段共陽極數(shù)碼管，如圖5-16所示。動態(tài)掃描的顯

53、示方式是數(shù)碼管最廣泛的應(yīng)用之一[10]。電路的接口是將數(shù)碼管的8 個筆劃段a-h 同名的端口連接到一起，而每個數(shù)碼管的公共極是獨立受I/O線控制的。當(dāng)要將想要顯示的數(shù)據(jù)送給譯碼顯示電路時，所有的數(shù)碼管收到的字形碼是相同的，但到底是那一個數(shù)碼管被點亮，則取決于公共端口，但是這一端口由I/O 來控制，因此可以自行決定何時顯示哪一位。所謂動態(tài)掃描是一種分時控制的方法，依次對各個數(shù)碼管的公共端口進(jìn)行控制，使各個數(shù)碼管依次被點亮。在數(shù)碼管點亮的過

54、程中，每位數(shù)碼管的點亮?xí)r間非常短，因為發(fā)光二極管存在余輝效應(yīng)和人眼的視覺暫留現(xiàn)象[12]，雖然每個數(shù)碼管并不是被同時點亮的，但只要動態(tài)掃描的速度夠快，人眼就無法區(qū)分出來，看上去好像數(shù)碼管一直被點亮，不會存在閃爍感[15]。</p><p>　　圖5-16七段數(shù)碼管內(nèi)部連接圖</p><p>　　譯碼顯示模塊的邏輯框圖如圖5-17所示。</p><p>　　圖5-17

55、譯碼顯示模塊圖</p><p>　　該模塊完成數(shù)據(jù)的譯碼，使數(shù)碼管顯示對應(yīng)的數(shù)字工作。仿真波形如圖5-18所示。</p><p>　　圖5-18譯碼顯示仿真波形圖</p><p>　　由仿真波形圖分析可知：7段數(shù)碼管為共陽極，當(dāng)seg_com為111110時，最右邊的數(shù)碼管被點亮。seg_data顯示為十六進(jìn)制的C0，F(xiàn)9，A4，B0，99，92，82，F(xiàn)8，80，

56、90，對應(yīng)譯碼顯示為0，1，2，3，4，5，6，7，8，9。</p><p>　　5.7 鬧鐘音樂模塊</p><p>　　蜂鳴器對輸入信號頻率的不同會發(fā)出不同音調(diào)的聲音，利用這一原理，由分頻器來控制蜂鳴器的發(fā)聲。分頻器的預(yù)置值取決于樂曲音調(diào)的值，這就可以對蜂鳴器的發(fā)聲頻率進(jìn)行控制。</p><p>　　本設(shè)計鬧鐘音樂選取為《豬八戒背媳婦》，其簡譜如圖5-19所示。

57、</p><p>　　圖5-19豬八戒背媳婦簡譜圖</p><p>　　由于該簡譜音調(diào)太高，本設(shè)計中對其降了八度。</p><p>　　可以用一個分頻器來產(chǎn)生各音符發(fā)聲所需要的頻率，但因為各個音符所對應(yīng)的頻率大多數(shù)不是整數(shù)，分頻的系數(shù)又不可能為小數(shù)，所以必須對計算所得到的分頻系數(shù)進(jìn)行四舍五入來取整。</p><p>　　豬八戒背媳婦簡譜中各音

58、符對應(yīng)的分頻系數(shù)如表5-20所示。</p><p>　　表5-20各音階頻率對應(yīng)的分頻值</p><p>　　鬧鐘音樂發(fā)生器的邏輯框圖如圖5-21所示。</p><p>　　圖5-21鬧鐘音樂產(chǎn)生模塊圖</p><p>　　每個音符的持續(xù)時間是不同的，這取決于樂曲的演奏速度和每個音符的節(jié)拍數(shù)，tonetable模塊為pulse模塊提供了決定音

59、符頻率的分頻預(yù)置數(shù)，此預(yù)置數(shù)所持續(xù)的時間是這個音符的節(jié)拍值。在tonetable模塊設(shè)立了一個計數(shù)器（能夠計數(shù)的最大值為155，相當(dāng)于有155個二分音符），此計數(shù)器的計數(shù)頻率選為8Hz，因此每個計數(shù)值持續(xù)0.125秒，即每個音符的持續(xù)時間。</p><p>　　該模塊能夠完成鬧鐘音樂所發(fā)音符的分頻預(yù)置數(shù)工作。仿真波形如圖5-22所示。</p><p>　　圖5-22鬧鐘音樂產(chǎn)生仿真波形圖&

60、lt;/p><p>　　由仿真波形圖分析可知：所得的分頻系數(shù)剛好為簡譜的前三拍音符，驗證了本模塊的邏輯功能正確。</p><p>　　5.8 整點報時與音樂演奏模塊</p><p>　　在數(shù)字鐘工作時，到達(dá)整點需要整點報時功能，還需要鬧鐘的開關(guān)及音樂演奏功能。整點報時與音樂演奏的邏輯框圖如圖5-23所示。</p><p>　　圖5-23整點報時與

61、音樂演奏模塊圖</p><p>　　該模塊能夠完成整點時的報時、鬧鐘設(shè)定開關(guān)及到達(dá)鬧鐘設(shè)定時間時鬧鈴音的演奏功能，仿真波形如圖5-24所示。 </p><p>　　圖5-24整點報時與音樂演奏仿真波形圖</p><p>　　由仿真波形圖分析可知：當(dāng)為59分58秒、59秒時，發(fā)出兩秒報時音。當(dāng)key（鬧鐘開關(guān)鍵）為0時，leda變?yōu)?，鬧鐘打開，鬧鐘開指示燈點亮。當(dāng)c

62、lockflag（鬧鐘標(biāo)志位）為1時，spk演奏鬧鐘音樂。驗證了本模塊的邏輯功能正確。</p><p><b>　　結(jié)束語</b></p><p>　　在這次畢業(yè)設(shè)計過程中，我學(xué)會了應(yīng)用自頂向下的結(jié)構(gòu)化設(shè)計理念，掌握了多功能數(shù)字鐘設(shè)計的基本流程，并且提高了EDA程序設(shè)計的能力。</p><p>　　我覺得頂層模塊的設(shè)計是本次設(shè)計最難的地方，因為

63、設(shè)計頂層模塊需要把各大功能模塊按照電路原理有機地結(jié)合起來，這看起來容易，實則需要扎實的理論功底，而這正是我所欠缺的。相反，各個功能模塊的設(shè)計要容易許多。在實際操作中，從系統(tǒng)各功能模塊的設(shè)計到最終系統(tǒng)的調(diào)試仿真，王懷登、陳珍兩位老師都給予了諸多幫助，才使我的畢業(yè)設(shè)計能夠順利的完成，提高了我解決問題的能力。特別是在聯(lián)機下載時，由于FPGA設(shè)計中按鍵存在抖動，所以即便前面的任何設(shè)計都準(zhǔn)確無誤，仍然得不到預(yù)期的理想的實驗結(jié)果，王老師建議在電路中

64、加入一個去按鍵抖動模塊用于消除按鍵抖動，在聽取王老師的建議和相關(guān)原理的講解后，果然問題迎刃而解。</p><p>　　這次畢業(yè)設(shè)計，給我感觸最深的還是研究設(shè)計的態(tài)度問題。個人的能力是有限的，但只要態(tài)度端正，不畏懼困難，善于思考去發(fā)現(xiàn)和解決問題，每個人都會獲得意想不到的收獲和個人能力的提高。</p><p>　　本次設(shè)計實現(xiàn)了多功能數(shù)字鐘的各個功能，完成了設(shè)計的要求。雖然完成了基本設(shè)計目標(biāo)，

65、但設(shè)計中還是存在許多不足的地方，如程序編譯后有太多的警告，這說明設(shè)計中存在許多問題需要解決，還有像校準(zhǔn)時間的速度比較慢等問題。希望在以后的學(xué)習(xí)和探索中能夠再進(jìn)行完善。</p><p><b>　　致謝</b></p><p>　　在畢業(yè)設(shè)計論文完成之際，我首先要向指導(dǎo)老師王懷登、陳珍，表示最真摯的謝意。兩位老師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度讓我受益匪淺。每次去實驗室都需要借實驗板，在

66、這里要感謝為我提供實驗設(shè)備的老師。在畢業(yè)設(shè)計過程中，遇到自己無法解決的問題，王老師與陳老師都會不厭其煩地為我講解，讓我體會到了成功解決問題的喜悅。畢業(yè)設(shè)計完成后老師又給出改進(jìn)的意見，更加完善了我的設(shè)計。在畢業(yè)論文初稿寫完之后，老師又在百忙中認(rèn)真批閱我的論文，并給予修改意見。正是在兩位老師的指導(dǎo)幫助下，我才能成功完成畢業(yè)設(shè)計，取得現(xiàn)在的成果。這次畢業(yè)設(shè)計是我大學(xué)學(xué)習(xí)生活中最寶貴的財富，對我以后的學(xué)習(xí)和工作都是巨大的幫助。故而在這里再次感謝

67、王老師，陳老師耐心的指導(dǎo)和幫助。</p><p>　　由于本人的學(xué)識有限，論文中不免會出現(xiàn)錯誤與需要改進(jìn)的地方，誠心希望老師和同學(xué)們提出寶貴的建議。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 王金明. 數(shù)字系統(tǒng)設(shè)計與Verilog HDL(第4版). 北京: 電子工業(yè)出版社, 2011. 231-243. <

68、;/p><p>　　[2] 潘松,黃繼業(yè). EDA技術(shù)實用教程(第3版). 北京: 科學(xué)出版社,2006. 11-15.</p><p>　　[3] 潘松,黃繼業(yè),陳龍. EDA技術(shù)與Verilog HDL. 北京: 清華大學(xué)出版社，2010. 27-35.</p><p>　　[4] 賀敬凱. Verilog HDL數(shù)字設(shè)計實訓(xùn)教程. 陜西:西安電子科技大學(xué)出版社，

69、2010. </p><p>　　[5] 趙永紅，蘭云. 層次化設(shè)計方法在簡易數(shù)字鐘設(shè)計中的應(yīng)用. 現(xiàn)代電子技術(shù)，2003. 24-56.</p><p>　　[6] 王金明，楊吉斌. 數(shù)字系統(tǒng)設(shè)計與Verilog HDL. 北京: 電子工業(yè)出版社，2002. </p><p>　　[7] 趙雅興. FPGA原理及應(yīng)用. 天津大學(xué)出版社，1999. 89-134.&

70、lt;/p><p>　　[8] 喬廬峰. Verilog HDL數(shù)字系統(tǒng)設(shè)計與驗證. 北京: 電子工業(yè)出版社，2009.</p><p>　　[9] 康華光等. 電子技術(shù)基礎(chǔ)（數(shù)字部分）(第5版). 高等教育出版社，2005. 32-34.</p><p>　　[10] 夏宇聞. Verilog 數(shù)字系統(tǒng)設(shè)計教程(第2版). 北京航空航天大學(xué)出版社，2008. 12-1

71、5.</p><p>　　[11] 黃智偉，王彥等. FPGA系統(tǒng)設(shè)計與實踐. 北京: 電子工業(yè)出版社，2005.</p><p>　　[12] 羅朝霞等. CPLD/FPGA設(shè)計及應(yīng)用. 北京: 人民郵電出版社，2005.</p><p>　　[13] 王紫婷，張彩珍. EDA技術(shù)與應(yīng)用. 蘭州大學(xué)出版社，2003.</p><p>　　[

72、14] 崔葛. 基于FPGA的數(shù)字電路系統(tǒng)設(shè)計. 陜西: 西安電子科技大學(xué)出版社，2008.</p><p>　　[15] 王道憲. CPLD/FPGA可編程邏輯器件應(yīng)用與開發(fā). 北京: 國防工業(yè)出版社，2004. 246-247.</p><p>　　[16] 呂思忠. 數(shù)字電路實驗與課程設(shè)計. 哈爾濱工業(yè)大學(xué)出版社，2001.</p><p>　　[17] 褚振

73、勇，齊亮. FPGA設(shè)計及應(yīng)用. 西安電子科技大學(xué)出版社，2006.</p><p>　　[18] 李可. 數(shù)字電路及應(yīng)用. 北京: 電子工業(yè)出版社，1996. 12-24.</p><p>　　[19] 呂思忠. 數(shù)字電路實驗與課程設(shè)計. 哈爾濱工業(yè)大學(xué)出版社，2001.</p><p>　　[20] 劉艷萍，高振斌等. EDA實用技術(shù)及應(yīng)用. 北京: 國防工業(yè)出

74、版社，2006.</p><p>　　[21] 蔣立平，譚雪琴等. 數(shù)字邏輯電路與系統(tǒng)設(shè)計. 北京: 電子工業(yè)出版社，2009.</p><p>　　[22] 南京理工大學(xué)畢業(yè)設(shè)計. 期刊論文，2012.</p><p>　　[23] 康華光. 電子技術(shù)基礎(chǔ)（模擬部分）. 北京: 高等教育出版社，1999. 57-73.</p><p>　　

75、[24] 侯伯亨. 硬件描述語言與數(shù)字邏輯電路設(shè)計. 陜西: 西安電子科技大學(xué)出版社，2000. 442-445.</p><p>　　附錄A FPGA器件EP3C25_V5電路板</p><p>　　EP3C25_V5電路板結(jié)構(gòu)圖如圖A-1所示，本設(shè)計所用到的資源：</p><p>　　圖A-1 EP3C25_V5電路板結(jié)構(gòu)圖</p><p&g

76、t;<b>　　JTAG接口；</b></p><p>　　系統(tǒng)復(fù)位RESET按鍵；</p><p>　　時鐘芯片50MHz晶振；</p><p>　　4個按鍵（KEY0-KEY3）；</p><p>　　4個LED燈（LED0-LED3）；</p><p><b>　　6個7段數(shù)碼管；

77、</b></p><p><b>　　beep蜂鳴器。</b></p><p>　　附錄B 本設(shè)計使用的EP3C25_V5管腳配置文件</p><p>　　#Setup.tcl </p><p>　　# Setup pin setting for EP3C25_3C16-V5 main board </

78、p><p>　　set_global_assignment -name RESERVE_ALL_UNUSED_PINS "AS INPUT TRI-STATED" </p><p>　　set_global_assignment -name ENABLE_INIT_DONE_OUTPUT OFF </p><p>　　set_location_ass

79、ignment PIN_149 -to clk </p><p>　　set_location_assignment PIN_90 -to reset </p><p><b>　　#beep</b></p><p>　　set_location_assignment PIN_177 -to beep </p><p>

80、<b>　　#led</b></p><p>　　set_location_assignment PIN_9 -to led\[0\] </p><p>　　set_location_assignment PIN_13 -to led\[1\]</p><p>　　set_location_assignment PIN_18 -to led\[

81、2\] </p><p>　　set_location_assignment PIN_21 -to led\[3\]</p><p><b>　　#key</b></p><p>　　set_location_assignment PIN_113 -to key\[0\] </p><p>　　set_location_

82、assignment PIN_114 -to key\[1\] </p><p>　　set_location_assignment PIN_111 -to key\[2\] </p><p>　　set_location_assignment PIN_112 -to key\[3\] </p><p><b>　　#seg7led</b>&l

83、t;/p><p>　　set_location_assignment PIN_148 -to 78ledcom\[0\]</p><p>　　set_location_assignment PIN_147 -to 78ledcom\[1\]</p><p>　　set_location_assignment PIN_160 -to 78ledcom\[2\]</p

84、><p>　　set_location_assignment PIN_159 -to 78ledcom\[3\]</p><p>　　set_location_assignment PIN_162 -to 78ledcom\[4\]</p><p>　　set_location_assignment PIN_161 -to 78ledcom\[5\]</p>

85、<p>　　set_location_assignment PIN_166 -to 78ledcom\[6\]</p><p>　　set_location_assignment PIN_164 -to 78ledcom\[7\]</p><p>　　set_location_assignment PIN_145 -to 78leddata\[0\]</p>&

86、lt;p>　　set_location_assignment PIN_143 -to 78leddata\[1\]</p><p>　　set_location_assignment PIN_137 -to 78leddata\[2\]</p><p>　　set_location_assignment PIN_139 -to 78leddata\[3\]</p>&l

87、t;p>　　set_location_assignment PIN_144 -to 78leddata\[4\]</p><p>　　set_location_assignment PIN_146 -to 78leddata\[5\]</p><p>　　set_location_assignment PIN_135 -to 78leddata\[6\]</p><