usb2.0設(shè)備接口ip核的設(shè)計(jì)

1、山東大學(xué)碩士學(xué)位論文USB2.0設(shè)備接口IP核的設(shè)計(jì)姓名：張?zhí)鹕暾?qǐng)學(xué)位級(jí)別：碩士專業(yè)：電路與系統(tǒng)指導(dǎo)教師：王祖強(qiáng)20070420山東大學(xué)碩士學(xué)位論文摘要通用串行總線(UniversalSerialBus，USB)憑借其價(jià)格低廉、使用簡(jiǎn)單、協(xié)議靈活、接口標(biāo)準(zhǔn)化和易于端口擴(kuò)展等優(yōu)點(diǎn)，迅速占領(lǐng)了計(jì)算機(jī)外設(shè)接口領(lǐng)域的統(tǒng)治地位，而且隨著USB技術(shù)的廣泛應(yīng)用，在各種SoC系統(tǒng)中集成USB功能也成為一種必然趨勢(shì)，因此本文設(shè)計(jì)實(shí)現(xiàn)了USB20接口口核。

2、該設(shè)計(jì)綜合了對(duì)設(shè)計(jì)者兩方面能力的要求，ASIC體系設(shè)計(jì)的能力和通信協(xié)議理解分析的能力，除具有較強(qiáng)的理論研究意義，也具有較高的實(shí)踐價(jià)值。隨著m核的日益豐富，如何提高m核的重用性，將不同的IP核有效地互連起來(lái)，快速搭建所需的SoC芯片，成為SoC設(shè)計(jì)領(lǐng)域的研究熱點(diǎn)。所以本論文首先對(duì)口核的可重用技術(shù)進(jìn)行了研究。介紹了三種不同的m核(軟核、固核、硬核)以及開(kāi)發(fā)不同m核的流程，并且介紹了三種常用的片上總線(CoreConnect、Advanced

3、MicrocontrollcrBusArchitectureWishbone)。接著從USB20協(xié)議的星型體系結(jié)構(gòu)、四種信息包(令牌包、數(shù)據(jù)包、握手包、特殊令牌包)的格式、四種傳輸方式(控制傳輸、同步傳輸、中斷傳輸、批量傳輸)、設(shè)備六種狀態(tài)(連接狀態(tài)、加電狀態(tài)、缺省狀態(tài)、地址狀態(tài)、配置狀態(tài)、掛起狀態(tài))之間的轉(zhuǎn)換等方面描述與分析了USB20協(xié)議。在詳細(xì)分析USB20協(xié)議之后，本論文按照芯片的高層次設(shè)計(jì)綜合流程，在借鑒許多成功USB接口芯片

4、設(shè)計(jì)的基礎(chǔ)上，把USB20接口劃分為UTMI、協(xié)議控制器、緩沖接口和仲裁器、設(shè)備狀態(tài)寄存器、緩沖區(qū)、Wishbone總線接口六個(gè)功能模塊，利用FSM(FiniteStateMachine)模型對(duì)主要模塊進(jìn)行建模，并使用Verilog硬件描述語(yǔ)言描述了USB20IP核。設(shè)計(jì)中，UTMI模塊的主要功能是給收發(fā)器芯片和協(xié)議層控制器模塊之間提供數(shù)據(jù)傳遞的通路；檢測(cè)USB總線上的事件，完成設(shè)備在各個(gè)狀態(tài)之間的轉(zhuǎn)換。協(xié)議控制器模塊是USB20設(shè)備接