已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、該研究的目的是進行64位的精簡指令集中央處理器的前端硬件設(shè)計，并將此設(shè)計在FGPA上實現(xiàn)以通過實際的電路驗證.在具體的電路設(shè)計中，我們采用自頂向下的方法對處理品進行模塊化的劃分，整個處理品被劃分為許多個較小的功能模塊，這樣劃分的目的是為了減小設(shè)計的復雜程度以便于在設(shè)計的早期發(fā)現(xiàn)錯誤.在明確了系統(tǒng)級的總體規(guī)劃以及設(shè)計層次的劃分以后，我們從系統(tǒng)的最底層開始進行數(shù)字邏輯電路的設(shè)計.數(shù)字邏輯設(shè)計采用VerilogHDL(Verilog硬件描述語
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 64位MIPS微處理器的模塊設(shè)計和FPGA驗證.pdf
- CCD傳感器在FPGA上的模擬實現(xiàn)和驗證.pdf
- 16位RISC微處理器在FPGA上的設(shè)計與實現(xiàn).pdf
- 8位MCU架構(gòu)研究及基于FPGA的IP驗證平臺實現(xiàn).pdf
- 定點16位語音壓縮算法在24位DSP上的實現(xiàn)和優(yōu)化.pdf
- 64位高性能浮點運算單元的設(shè)計與驗證.pdf
- 基于FPGA的片上系統(tǒng)（SoC）原型驗證的研究與實現(xiàn).pdf
- 數(shù)據(jù)壓縮算法在FPGA上的實現(xiàn).pdf
- 圖像信號處理器（ISP）的實現(xiàn)和FPGA驗證.pdf
- RSA算法之64位快速實現(xiàn).pdf
- AES算法在FPGA上的優(yōu)化與實現(xiàn).pdf
- 指紋識別芯片的算法設(shè)計及其在FPGA上的原型驗證.pdf
- OFDM基帶調(diào)制系統(tǒng)在FPGA上的實現(xiàn).pdf
- 文本過濾在硬件FPGA上的設(shè)計實現(xiàn)研究.pdf
- 64位高速浮點加法器的VLSI實現(xiàn)和結(jié)構(gòu)研究.pdf
- spi4.2和spi3協(xié)議橋在fpga上的實現(xiàn)
- 圖像縮放算法的研究及其在FPGA上的實現(xiàn).pdf
- 高性能64位并行乘法器的VLSI結(jié)構(gòu)研究和實現(xiàn).pdf
- 64QAM解調(diào)模塊的設(shè)計與實現(xiàn)驗證.pdf
- 8位MCU IP核的功能仿真與FPGA驗證.pdf
評論
0/150
提交評論