基于FPGA的SCI-RT節(jié)點的研究與實現(xiàn).pdf

1、國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡，本課題是這個項目的進一步引伸，在其基礎上設計出滿足SCI/RT協(xié)議的接口模型，并在每個SCI/RT通信節(jié)點中加入數(shù)據(jù)的優(yōu)先級判斷，從而滿足數(shù)據(jù)傳輸?shù)膶崟r性要求。 本文以此為背景，對基于FPGA的SCI/RT節(jié)點進行研究與實現(xiàn)。論文先概述SCI協(xié)議和SCI/RT協(xié)議，并分析兩者的異同點。而后介紹數(shù)字硬件開發(fā)的一些基礎，再介紹SCI/

2、RT接口的總體及詳細設計，并對最終硬件邏輯進行仿真測試。 SCI/RT節(jié)點模型包含發(fā)送和接收存儲器、旁路FIFO、地址解碼、狀態(tài)管理寄存器、多路復用器、Aurora模塊和高速串行通信接口等利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；設計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA內嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；地址解碼和多路復合分別被實

3、現(xiàn)在控制邏輯中；最后采用OPB—PCI橋接核實現(xiàn)了CPCI接口邏輯。 本課題采用SOPC方案來實現(xiàn)FPGA邏輯設計。采用Verilog硬件描述語言實現(xiàn)旁路FIFO；采用VHDL硬件描述語言來實現(xiàn)Aurora鏈路層模塊。在Xilinx ISE中分別實現(xiàn)旁路FIFO和Aurora模塊的功能及時序仿真；最后在EDK中實現(xiàn)整體設計，下載到開發(fā)板上，并利用ChipScope Pro在線邏輯分析儀對設計進行驗證，比較仿真結果滿足預先的期望，