光纖傳輸系統(tǒng)中前向糾錯(cuò)芯片的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著通信技術(shù)的發(fā)展，高速光網(wǎng)絡(luò)傳輸系統(tǒng)得到了越來越廣泛的應(yīng)用。然而，在長(zhǎng)距離傳輸過程中，衰減、色散、串?dāng)_對(duì)于光信號(hào)的可靠傳輸產(chǎn)生很大的影響。為了保證高速長(zhǎng)距離光傳輸系統(tǒng)數(shù)據(jù)的可靠性，國(guó)際電信聯(lián)盟(ITU)在ITU-TG.975標(biāo)準(zhǔn)中，建議采用Reed-Solomon(255,239)碼作為前向糾錯(cuò)(Forward Error Correction，F(xiàn)EC)碼，并建議以2.5Gb/s速率的編解碼器為基礎(chǔ)，并行使用多個(gè)編解碼器完成高比特傳輸

2、速度光纖系統(tǒng)的前向糾錯(cuò)。 Reed-Solomon(RS)碼是Bose-Chaudhuri-Hocquenghem(BCH)碼的一個(gè)重要子類，屬于線性分組循環(huán)碼。由于RS碼的編解碼結(jié)構(gòu)相對(duì)簡(jiǎn)單，性能較好，不僅可以糾正隨機(jī)錯(cuò)誤還可以糾正突發(fā)錯(cuò)誤，因此在實(shí)際中作為高速光通信的前向糾錯(cuò)碼得到廣泛的應(yīng)用。 基于光通信系統(tǒng)對(duì)高速糾錯(cuò)碼芯片的迫切需求，本課題對(duì)高速RS編解碼器的集成電路(IC)實(shí)現(xiàn)進(jìn)行了研究。RS編碼器的硬件實(shí)現(xiàn)較為

3、簡(jiǎn)單，而RS解碼器則相對(duì)復(fù)雜。本文采用基于伴隨式的時(shí)域解碼算法設(shè)計(jì)RS解碼器，主要包括伴隨式計(jì)算、解關(guān)鍵方程和糾錯(cuò)輸出等模塊。其中解關(guān)鍵方程模塊實(shí)現(xiàn)的難度最大，其性能的優(yōu)劣直接關(guān)系到整個(gè)解碼器的性能。本文重點(diǎn)研究了速率達(dá)2.5Gb/s及10Gb/s的RS編解碼器的硬件實(shí)現(xiàn)，包括結(jié)構(gòu)優(yōu)化和具體實(shí)現(xiàn)時(shí)的優(yōu)化設(shè)計(jì)。該研究對(duì)于設(shè)計(jì)擁有自主知識(shí)產(chǎn)權(quán)的高性能糾錯(cuò)芯片具有積極意義。 本文首先討論了2.5Gb/s RS(255,239)編解碼器

4、的HDL代碼設(shè)計(jì)和結(jié)構(gòu)優(yōu)化，設(shè)計(jì)了以FPGA為核心的測(cè)試實(shí)驗(yàn)平臺(tái)，并在此實(shí)驗(yàn)平臺(tái)上對(duì)所設(shè)計(jì)的RS(255,239)編解碼器進(jìn)行了功能驗(yàn)證。同時(shí)研究了基于標(biāo)準(zhǔn)單元的半定制集成電路設(shè)計(jì)方法，采用與版圖關(guān)聯(lián)的綜合方法及Synopsys Design Compiler和Avanti!Apollo等EDA工具，用ArtisanTSMC 0．18μm CMOS標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)了2.5Gb/S RS(255,239)編解碼器芯片并通過了后仿真驗(yàn)證。此外