高速率高精度數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、數(shù)字信號(hào)的處理方法具有模擬信號(hào)所沒(méi)有的優(yōu)點(diǎn)，如處理通過(guò)程序?qū)崿F(xiàn)，系統(tǒng)靈活性強(qiáng)，功耗低。這些優(yōu)點(diǎn)使數(shù)字信號(hào)在實(shí)際設(shè)計(jì)中的地位越來(lái)越重要，特別是隨著軟件無(wú)線電的應(yīng)用的廣泛應(yīng)用，高性能的數(shù)字信號(hào)已經(jīng)成為產(chǎn)生具有競(jìng)爭(zhēng)性產(chǎn)品的重要因素。而在實(shí)際中，模擬信號(hào)通過(guò)時(shí)域上的采樣和幅度上的量化轉(zhuǎn)化為數(shù)字信號(hào)，這一過(guò)程由模擬數(shù)字轉(zhuǎn)換器ADC轉(zhuǎn)換器完成，因此，根據(jù)系統(tǒng)的需要合理選擇ADC器件是實(shí)現(xiàn)系統(tǒng)的關(guān)鍵之一。目前，隨著科技的發(fā)展，對(duì)現(xiàn)代的數(shù)據(jù)采集在速度、

2、分辨率、精度、抗干擾能力等方面的要求越來(lái)越高，這使得采集系統(tǒng)的速率和精度的矛盾日益突出，但由于ADC轉(zhuǎn)化器結(jié)構(gòu)設(shè)計(jì)上的原因，要達(dá)到高速率采樣就要降低ADC轉(zhuǎn)換的轉(zhuǎn)換精度，反之，要得到較高的轉(zhuǎn)換位數(shù)就要犧牲ADC的采樣率，二者很難達(dá)到一個(gè)平衡，而隨著通信技術(shù)的發(fā)展，越來(lái)越多的產(chǎn)品要求同時(shí)具有高精度、高精度，以滿足廣大用戶的要求。在這樣的背景，本文提出了一種基于多個(gè)ADC芯片實(shí)現(xiàn)高速率高精度的設(shè)計(jì)方案。 該高精度高速率數(shù)據(jù)采集系統(tǒng)設(shè)

3、計(jì)是一項(xiàng)創(chuàng)新性設(shè)計(jì)，以往的數(shù)據(jù)采集器往往由簡(jiǎn)單的單一ADC芯片實(shí)現(xiàn)功能，所以數(shù)據(jù)采集能力受到ADC芯片功能的限制。隨著高速率采樣與ADC轉(zhuǎn)換精度矛盾的日益突出，單一ADC芯片的有限功能已經(jīng)成為系統(tǒng)同時(shí)達(dá)到高精度、高速率模數(shù)轉(zhuǎn)換的主要障礙。在此背景下，作者提出了采用多個(gè)ADC芯片實(shí)現(xiàn)高速率、高精度ADC數(shù)據(jù)轉(zhuǎn)換功能的全新方案。這種方案國(guó)內(nèi)尚無(wú)成品，國(guó)內(nèi)外可供參考的資料有限，更多的需要獨(dú)立性設(shè)計(jì)，設(shè)計(jì)研究具有一定的難度，也具有一定的探索性。

4、 在實(shí)際設(shè)計(jì)中主要考慮了兩種方案：一種是采用并行處理技術(shù)，利用多個(gè)低速ADC芯片，采用前端并行逐次采樣，后端串行多路復(fù)用，從而到達(dá)提高整個(gè)系統(tǒng)的采樣速率，第二種是為利用子區(qū)式ADC的原理進(jìn)行設(shè)計(jì)，子區(qū)式ADC的大體原理是(以16位為例)，第一片ADC轉(zhuǎn)換器數(shù)字化高8位，實(shí)現(xiàn)粗量化。這8位值送給DAC轉(zhuǎn)換器進(jìn)行模數(shù)變化，原輸入信號(hào)與DAC的輸出信號(hào)相減，差值送給第二片ADC轉(zhuǎn)換器，實(shí)現(xiàn)細(xì)量化，兩片輸出合在一起，送入FPGA，就夠成

5、了16位ADC。如前所述，如果按照第一種方案要達(dá)到設(shè)計(jì)要求，實(shí)際設(shè)計(jì)和制版的難度比較大。與第一種方案比較，第二種方案復(fù)雜性低，更具有可實(shí)施性，所以最終確定利用第二種方案設(shè)計(jì)實(shí)現(xiàn)高速率高精度數(shù)據(jù)采集系統(tǒng)。 實(shí)際設(shè)計(jì)中，系統(tǒng)的前級(jí)加入采樣保持電路系統(tǒng)保證兩路信號(hào)的一致性，否則系統(tǒng)信號(hào)就會(huì)因?yàn)殡娐费舆t而產(chǎn)生誤差。由于高性能采樣保持器受到美國(guó)技術(shù)壁壘的保護(hù)，從而導(dǎo)致高性能的采樣保持器在市場(chǎng)上很難找到，所以前級(jí)的采樣保持電路利用離散器件搭

6、建。同時(shí)因?yàn)榍凹?jí)加入了采樣保持器，這就對(duì)模數(shù)轉(zhuǎn)化芯片的片內(nèi)轉(zhuǎn)換時(shí)間提出了很高的要求，要求模數(shù)轉(zhuǎn)換芯片的轉(zhuǎn)換時(shí)間要短，以滿足采樣保持的要求。作者分析模數(shù)轉(zhuǎn)換芯片的結(jié)構(gòu)特點(diǎn)，發(fā)現(xiàn)只有Flash型ADC能過(guò)滿足系統(tǒng)要求，并在能夠取得芯片的范圍內(nèi)決定使用8位Flash轉(zhuǎn)換芯片AD9057。數(shù)模轉(zhuǎn)換芯片為高速率數(shù)模轉(zhuǎn)換器AD9748，系統(tǒng)后級(jí)利用了FPGA在數(shù)字信號(hào)處理方面的優(yōu)勢(shì)，考慮到系統(tǒng)擴(kuò)展能力的需要，采用了Altera公司的Cyclone高

7、性能FPGA進(jìn)行數(shù)據(jù)結(jié)果的處理和校驗(yàn)。 本系統(tǒng)設(shè)計(jì)為高精度高速率數(shù)據(jù)采集系統(tǒng)，對(duì)精度要求高，所以在繪制電路板的整個(gè)過(guò)程都要注意減小誤差，確保高精度。從元件的選取、布局以及最后的布線和檢驗(yàn)，都要采取相應(yīng)的措施，提高系統(tǒng)的抗干擾能力。 本系統(tǒng)設(shè)計(jì)方案能夠很好的解決采樣率和轉(zhuǎn)換位數(shù)之間的矛盾。通過(guò)使用數(shù)據(jù)采樣保持器S/H，很好的保證了兩路信號(hào)的同步性，從而提高了系統(tǒng)的精度。隨著科技發(fā)展，未來(lái)對(duì)于采樣系統(tǒng)的要求越來(lái)越高，因而該系