EEPROM X84041芯片的逆向設(shè)計(jì).pdf

1、電可擦除可編程只讀存儲(chǔ)器(EEPROM)主要應(yīng)用于智能IC卡，微型計(jì)算機(jī)等各種需要對(duì)信息存取的場合。EEPROM分為并行和串行兩種。串行EEPROM具有體積小、成本低、電路連接線少等優(yōu)點(diǎn)。我課題研究的內(nèi)容是1.2μmN阱CMOS工藝制作的8K×8串行EEPROM逆向設(shè)計(jì)。課題是在東北微電子研究所完成的。 本設(shè)計(jì)從版圖照片中提取邏輯圖開始，提取出電路圖后，分析電路的工作原理和邏輯功能。該電路分為存儲(chǔ)矩陣和外圍控制電路兩大部分。本E

2、EPROM存儲(chǔ)矩陣為256×256陣列，對(duì)存儲(chǔ)單元的工作原理、結(jié)構(gòu)、版圖、工藝方面進(jìn)行了詳盡的分析。外圍電路包括：保護(hù)電路、HV電路、高壓產(chǎn)生電路、控制電路、譯碼電路、靈敏放大電路、八位鎖存器、八位移位寄存器等。為了確定電路工作原理與邏輯功能的分析正確與否，對(duì)主要功能塊進(jìn)行了計(jì)算機(jī)邏輯驗(yàn)證和仿真。版圖設(shè)計(jì)規(guī)則，首先從原版圖照片中提取出原設(shè)計(jì)規(guī)則，然后根據(jù)東北微電子所的工藝條件確定出新的設(shè)計(jì)規(guī)則。版圖布局布線的原則是要力圖節(jié)省材料、利于光

3、刻、制版對(duì)準(zhǔn)方便和工藝步驟簡單，本文對(duì)布局布線總結(jié)了一些規(guī)律。在版圖中對(duì)抑制電路的閂鎖效應(yīng)采取了切實(shí)可行的措施。版圖采用了雙層金屬布線工藝，在跨接部分采用多晶硅連接，盡量減小版圖面積，降低布線電阻有利于電路速度的提高。 本課題運(yùn)用的EDA工具有Tanner EDA和Cadence工作站。運(yùn)用Tanner EDA的版圖編輯軟件L-Edit繪制版圖，L-Edit軟件具有對(duì)掩膜層數(shù)、單元數(shù)無限制的特點(diǎn)，并能進(jìn)行分層設(shè)計(jì)。運(yùn)用Caden