高速圖像采集系統(tǒng)時(shí)序控制模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本課題是以火箭發(fā)動(dòng)機(jī)冷/熱試車過程中發(fā)動(dòng)機(jī)噴管的三維運(yùn)動(dòng)參數(shù)的測(cè)試和動(dòng)態(tài)校準(zhǔn)為背景,對(duì)在試車過程中標(biāo)志點(diǎn)的運(yùn)動(dòng)參數(shù)進(jìn)行實(shí)時(shí)的測(cè)量和處理。系統(tǒng)的設(shè)計(jì)主要是以實(shí)時(shí)性、快速性、低功耗、低成本為目標(biāo),在深入了解了國(guó)內(nèi)外高速圖像采集及處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r后,采用了基于DSP和FPGA結(jié)合的嵌入式高速實(shí)時(shí)圖像采集及處理系統(tǒng)的設(shè)計(jì)方法來(lái)實(shí)現(xiàn)系統(tǒng)。
　　論文對(duì)系統(tǒng)的采集部分進(jìn)行硬件設(shè)計(jì)和邏輯設(shè)計(jì),采用ALTERA公司的EP1C6T144C8型

2、號(hào)FPGA芯片作為相機(jī)的時(shí)序控制、數(shù)據(jù)傳輸、板上各單元的控制以及系統(tǒng)的時(shí)鐘匹配等單元的硬件平臺(tái),以TI公司的新產(chǎn)品TMS320C6416T作為圖像處理的處理器。在硬件設(shè)計(jì)中包括相機(jī)與嵌入式系統(tǒng)的接口設(shè)計(jì)、DSP與FPGA的通訊接口設(shè)計(jì)、FPGA電源轉(zhuǎn)換電路的設(shè)計(jì)和FPGA的程序存儲(chǔ)器及JTAG接口的設(shè)計(jì)等,已經(jīng)完成了對(duì)系統(tǒng)采集部分的硬件設(shè)計(jì),并制作出了硬件電路板。在邏輯設(shè)計(jì)上,要對(duì)FPGA芯片進(jìn)行邏輯編程,使其能完成相機(jī)的時(shí)序控制、數(shù)據(jù)