數(shù)字電視信道編碼系統(tǒng)的研究與設(shè)計.pdf

1、近年來數(shù)字電視相關(guān)設(shè)備的設(shè)計開發(fā)成為熱門，其中具有自主知識產(chǎn)權(quán)的IP核開發(fā)更是重中之重。在整個數(shù)字電視系統(tǒng)中，如何設(shè)計出高效的信道編碼器對于提高系統(tǒng)的整體性能和抗干擾能力有著重要作用。本文基于歐洲D(zhuǎn)VB標(biāo)準(zhǔn)提出信道編碼方案，在實現(xiàn)功能的基礎(chǔ)上提高編碼器的效率，并完成FPGA設(shè)計。 本文首先研究了DVB和DMB-TH標(biāo)準(zhǔn)，接著提出了對應(yīng)的信道編碼系統(tǒng)模塊方案，并詳細(xì)闡述了DMB-TH標(biāo)準(zhǔn)中LDPC編碼器的設(shè)計。其二，RS（Reed

2、-Solomon）碼是一類重要的線性分組碼，具有很強(qiáng)的糾正突發(fā)錯誤和隨機(jī)錯誤的能力，被廣泛應(yīng)用于各種差錯控制領(lǐng)域特別是通信系統(tǒng)中，DVB標(biāo)準(zhǔn)的信道編碼外碼采用縮短的RS(204,188)編碼。本文對RS編碼中用到的相關(guān)數(shù)學(xué)知識如伽羅華域的概念、算術(shù)運(yùn)算等進(jìn)行分析，為編碼器的設(shè)計打下基礎(chǔ)。其三，設(shè)計RS編碼器時，對乘法運(yùn)算電路進(jìn)行兩級優(yōu)化，并運(yùn)用對稱系數(shù)的生成多項式，大大減少了硬件資源的消耗。開發(fā)工具使用Quartus II，用Veril

3、og語言編寫代碼，在Altera公司的APEX20KE FPGA上進(jìn)行設(shè)計驗證。通過建立測試平臺模擬MPEG-2輸入碼流，與用C語言編寫的模型進(jìn)行輸出結(jié)果的對比，證明了編碼器功能的正確性。其四，進(jìn)行FPGA設(shè)計時，在資源利用、I/O時序、最高時鐘頻率方面進(jìn)行優(yōu)化，編譯結(jié)果證明了該系統(tǒng)是一個非常高效的RS編碼器，頻率可達(dá)到157.43MHz。其五，設(shè)計了碼流處理、能量擴(kuò)散、FIFO和卷積交織等模塊，編寫了Verilog代碼，編譯后得到FP