二維動(dòng)態(tài)可劃分內(nèi)存多核硬件支持.pdf

1、隨著集成電路工藝的不斷改進(jìn)和計(jì)算機(jī)技術(shù)的發(fā)展，多核處理器體系結(jié)構(gòu)提供了強(qiáng)大的運(yùn)算能力，可以極大地提高整個(gè)處理器的性能，已經(jīng)成為處理器的主流。然而，處于不同工藝下的存儲(chǔ)器卻相對(duì)發(fā)展緩慢，對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)性能的提高帶來了制約作用。因此，如何在多核環(huán)境下提高存儲(chǔ)器的性能成為研究熱點(diǎn)，多端口存儲(chǔ)器就是在這樣的背景下獲得眾多研究者的關(guān)注。 多端口存儲(chǔ)器提供了多個(gè)端口，在多核環(huán)境下各處理器核可以利用多個(gè)端口同時(shí)訪問存儲(chǔ)器，使得訪存工作可以并

2、行化，提高了存儲(chǔ)器帶寬。如何有效地引入多端口存儲(chǔ)器并對(duì)其進(jìn)行編址，解決多核訪存的沖突，是本文的出發(fā)點(diǎn)。 本文設(shè)計(jì)了一個(gè)二維編址的多端口存儲(chǔ)器，采用二維編址方式，地址可以在X軸和Y軸兩個(gè)方向變化。存儲(chǔ)器提供多個(gè)端口，使多個(gè)處理器核可以通過多個(gè)端口并行地訪存。 二維多端口存儲(chǔ)器的每一維度采用線性存儲(chǔ)編址，多個(gè)核通過不同的數(shù)據(jù)端口同時(shí)訪問該存儲(chǔ)器時(shí)，會(huì)出現(xiàn)物理地址沖突的問題。本文提出了二維多端口存儲(chǔ)器分塊策略以及動(dòng)態(tài)分塊策略，

3、并根據(jù)分塊策略，設(shè)計(jì)了相應(yīng)的地址轉(zhuǎn)換電路。 本文在Xilinx Virtex4 ML403開發(fā)板上實(shí)現(xiàn)了該設(shè)計(jì)，并且通過自己編寫多核并發(fā)程序?qū)Σ煌瑓^(qū)塊的內(nèi)存進(jìn)行存儲(chǔ)測(cè)試。測(cè)試表明，在相同任務(wù)負(fù)載的情況下，系統(tǒng)消耗時(shí)鐘數(shù)平均減少58.33％，內(nèi)存沖突數(shù)平均減少55.28％。 綜上所述，本文提出的二維多端口存儲(chǔ)器結(jié)合了二維編址技術(shù)和多端口技術(shù)的優(yōu)點(diǎn)，方便了訪存操作，充分利用了二維存儲(chǔ)器訪問的靈活性，且根據(jù)多核運(yùn)行環(huán)境的提出了