嵌入式二維圖形硬件加速引擎研究與設(shè)計(jì).pdf

1、在航空、航海、武器裝備、醫(yī)療儀器、測(cè)量設(shè)備、移動(dòng)通信等多個(gè)領(lǐng)域的嵌入式系統(tǒng)中,圖形顯示大多以二維圖形為主。顯示系統(tǒng)對(duì)圖形顯示的分辨率、實(shí)時(shí)性、圖形質(zhì)量、畫(huà)面真實(shí)感、系統(tǒng)功耗等都有較高的要求。因此研究實(shí)現(xiàn)一款面向嵌入式二維圖形顯示的功能齊全、性能卓越的硬件加速器具有十分重要的意義和價(jià)值。
　　基于對(duì)現(xiàn)有嵌入式二維圖形加速器的分析研究,課題開(kāi)發(fā)了一款二維圖形加速功能完善、性能良好的嵌入式二維圖形硬件加速引擎。在課題設(shè)計(jì)實(shí)現(xiàn)過(guò)程中,所做

2、的主要研究及創(chuàng)新性工作有:
　　(1)回顧了圖形加速技術(shù)和圖形處理器的發(fā)展歷史;分析了嵌入式圖形加速技術(shù)的國(guó)內(nèi)外發(fā)展現(xiàn)狀;闡述了課題研究的意義。
　　(2)定義了一款嵌入式二維圖形硬件加速引擎的總體結(jié)構(gòu),并根據(jù)系統(tǒng)功能進(jìn)行模塊劃分。
　　(3)采用“自頂向下”的方法完成系統(tǒng)整體設(shè)計(jì)。內(nèi)部模塊采用流水線設(shè)計(jì)以加快系統(tǒng)工作速度。深入研究了二維圖形處理算法,選取或提出合適的算法實(shí)現(xiàn)相應(yīng)的功能。改進(jìn)了橢圓中點(diǎn)算法,將原算法中的

3、浮點(diǎn)數(shù)處理轉(zhuǎn)為整數(shù)處理以便與硬件實(shí)現(xiàn);將算法的像素點(diǎn)輸出改進(jìn)為水平線段輸出以提高輸出效率。二維圖形的處理都采用水平線段填充的思想以提高數(shù)據(jù)處理效率。
　　(4)在加速引擎中引入了專(zhuān)用圖形數(shù)據(jù)Cache作為引擎與DDR2存儲(chǔ)器的數(shù)據(jù)交互通道,避免引擎對(duì)存儲(chǔ)器進(jìn)行頻繁而瑣碎的訪問(wèn),可以有效地提高數(shù)據(jù)訪問(wèn)效率和系統(tǒng)工作速度。
　　(5)完成了硬件設(shè)計(jì)的功能仿真、FPGA驗(yàn)證及性能評(píng)估。
　　仿真和驗(yàn)證結(jié)果表明,該嵌入式二維圖