分簇超標(biāo)量處理器關(guān)鍵技術(shù)研究.pdf

1、隨著數(shù)字技術(shù)的持續(xù)發(fā)展和半導(dǎo)體工藝的進(jìn)步,在新的工藝條件下,超大規(guī)模集成電路設(shè)計(jì)正面臨著新的問題。對(duì)于處理器設(shè)計(jì)而言,一方面由于影響處理器設(shè)計(jì)的線延遲、存儲(chǔ)器訪問延遲、功耗、設(shè)計(jì)復(fù)雜度、設(shè)計(jì)開銷等問題愈發(fā)嚴(yán)重;另一方面,人們對(duì)計(jì)算能力的要求平均以每年80％左右的速度遞增。而傳統(tǒng)的微處理器結(jié)構(gòu)由于過多地使用了集總式部件而導(dǎo)致可擴(kuò)展性較差,已不能適應(yīng)當(dāng)前的技術(shù)、經(jīng)濟(jì)發(fā)展要求。在這種情況下,一系列新型的處理器結(jié)構(gòu)應(yīng)運(yùn)而生,分簇超標(biāo)量處理器正是

2、其中之一。分簇超標(biāo)量處理器通過將超標(biāo)量中的集總式部件用協(xié)同工作的基本同構(gòu)(或模塊化)的多個(gè)小部件(簇)來(lái)代替,并對(duì)協(xié)作的方法進(jìn)行了特別的關(guān)注,使得分簇超標(biāo)量處理器在面積、功耗、設(shè)計(jì)復(fù)雜度、設(shè)計(jì)開銷減少時(shí),能夠獲得接近、達(dá)到、或超過原有的集總的超標(biāo)量處理器的性能,并且具有較好的可擴(kuò)展性。
　　文章首先對(duì)影響分簇超標(biāo)量性能的關(guān)鍵因素——指令分派算法進(jìn)行了深入研究。分析了若干經(jīng)典的分派算法,并對(duì)分簇大小、指令隊(duì)列大小、簇間通信延遲、指令

3、隊(duì)列的分派端口以及重試策略對(duì)分派算法的影響進(jìn)行了詳細(xì)的研究。基于上述分析結(jié)果,指出不同分派算法的性能隨仿真條件的變化差異巨大。由于經(jīng)典的相關(guān)性算法在負(fù)載均衡上還有擴(kuò)展空間,以及無(wú)需給相關(guān)性算法提供與取指寬度相同數(shù)量的分派端口以滿足最壞情況,提出了一種基于限制分派端口數(shù)目以進(jìn)行強(qiáng)制均衡策略的LA分派算法。該算法將經(jīng)典的DCOUNT算法中累積性的一次性負(fù)載均衡分散到多點(diǎn)、多次,性能與DCOUNT算法相當(dāng),降低了硬件復(fù)雜度和面積開銷。

4、　　在對(duì)Fields的程序相關(guān)圖進(jìn)行改進(jìn)的基礎(chǔ)上,提出了一種在線關(guān)鍵路徑分析框架,該框架能快速有效地分析分簇超標(biāo)量處理器的性能瓶頸。將該框架集成到仿真器中,進(jìn)行了處理器的CPI分析、指令的關(guān)鍵性研究等工作。
　　在分析分布式寄存器堆結(jié)構(gòu)和拷貝指令特點(diǎn)的基礎(chǔ)上,提出了一種分簇超標(biāo)量處理器微結(jié)構(gòu)。該結(jié)構(gòu)使用了一種新的分布式重命名機(jī)制,該機(jī)制對(duì)重命名級(jí)進(jìn)行了分簇,減少了硬件開銷,提升了處理器的擴(kuò)展性;研究了拷貝指令給分簇超標(biāo)量的指令調(diào)度

5、和執(zhí)行帶來(lái)的影響,提出了一種使用拷貝指令附加信息的指令隊(duì)列結(jié)構(gòu)。該指令隊(duì)列相對(duì)于任何使用單獨(dú)拷貝指令隊(duì)列的情況,在1x8的結(jié)構(gòu)下,整數(shù)性能至少上升了2.5%,浮點(diǎn)性能至少持平;相對(duì)于拷貝指令跟正常指令爭(zhēng)用資源的情況,整數(shù)性能上升26.2%,浮點(diǎn)上升59.7%。
　　論文提取并分析了分簇超標(biāo)量處理器中點(diǎn)對(duì)點(diǎn)標(biāo)量網(wǎng)絡(luò)的通信特征,指出了其顯著特點(diǎn)在于較低的負(fù)載特性和較均勻的負(fù)載分布。通過一種可配置網(wǎng)絡(luò)平臺(tái)對(duì)標(biāo)量網(wǎng)絡(luò)的網(wǎng)絡(luò)性能進(jìn)行了仿真與

6、評(píng)估,確定了標(biāo)量網(wǎng)絡(luò)及其路由器設(shè)計(jì)的優(yōu)化策略,提出了一種適用于分簇超標(biāo)量處理器的點(diǎn)對(duì)點(diǎn)標(biāo)量網(wǎng)絡(luò),采用兩套配置相同、共用控制邏輯的網(wǎng)絡(luò),分別傳輸標(biāo)簽與操作數(shù)。其中路由器具有設(shè)計(jì)簡(jiǎn)單、無(wú)流控機(jī)制、具有旁路機(jī)制等特點(diǎn)。使用該標(biāo)量網(wǎng)絡(luò),處理器能夠達(dá)到與理想總線相近的性能,比使用SynNet的處理器性能平均提升了5.8%。
　　分簇超標(biāo)量處理器中Cache的性能依然是處理器的瓶頸,通過給每個(gè)簇配置一個(gè)私有的快速投機(jī)L0 Cache的方法,較