64位多線程多處理器芯片關(guān)鍵技術(shù)研究.pdf

1、多線程、多處理器核是近年來微處理器設(shè)計(jì)領(lǐng)域最重要的技術(shù)趨勢，本論文以此為研究的重點(diǎn)，從體系結(jié)構(gòu)和物理設(shè)計(jì)兩個(gè)角度對64位多線程多處理器芯片進(jìn)行關(guān)鍵技術(shù)研究。首先，較為完整的綜述和分析了高性能微處理器設(shè)計(jì)技術(shù)的發(fā)展趨勢，并以此為基礎(chǔ)，基于本研究單位現(xiàn)有的技術(shù)積累特點(diǎn)設(shè)定了一個(gè)多核多線程的處理器芯片結(jié)構(gòu)進(jìn)行研究，其主要特征為細(xì)粒度、交織執(zhí)行的多線程、對稱組織的多核CMT結(jié)構(gòu)。在體系結(jié)構(gòu)關(guān)鍵技術(shù)方面，對提出結(jié)構(gòu)的總體架構(gòu)、多線程

2、核的流水線基本特征等進(jìn)行了分析，并基于Simics建立了指令級仿真模型和環(huán)境，構(gòu)建了具有多線程特征的測試程序。在建立的仿真環(huán)境中啟動操作系統(tǒng)，并運(yùn)行測試程序，證實(shí)了所研究結(jié)構(gòu)可以有效的隱藏訪存操作的延遲，能夠提高處理器效率。重點(diǎn)對一級、二級緩存的行為特性、工作負(fù)載分配和線程調(diào)度、處理器工作效率進(jìn)行了分析，對于各級緩存的容量、組織策略、互連方式、線程調(diào)度等問題得出了一些初步的結(jié)論。同時(shí)，進(jìn)行物理設(shè)計(jì)方面的關(guān)鍵技術(shù)研究，研究了

3、微處理器的基于定制方式的設(shè)計(jì)方法學(xué)與設(shè)計(jì)流程，以定制方式在0.18微米工藝下實(shí)現(xiàn)了存儲管理單元、AES加密算法中S-Box的設(shè)計(jì)，并對設(shè)計(jì)結(jié)果進(jìn)行了分析與比較，對多線程處理器核實(shí)現(xiàn)的關(guān)鍵要素——支持多線程切換的寄存器堆和邊沿觸發(fā)器給出了90納米工藝下的物理實(shí)現(xiàn)方案。本論文針對近年來高性能微處理器設(shè)計(jì)中出現(xiàn)的關(guān)鍵問題，圍繞多線程、多處理器展開研究工作，為今后高性能微處理器的設(shè)計(jì)研究工作提供了相關(guān)的研究基礎(chǔ)，提出了有價(jià)值的研究