針對體系結(jié)構(gòu)模擬器的流水并行算法研究.pdf

1、軟件模擬器作為一種重要工具已廣泛應(yīng)用于處理器設(shè)計和體系結(jié)構(gòu)研究的方方面面。雖然模擬器具有使用靈活,成本低廉的優(yōu)點,但由于通過軟件來模擬硬件行為,模擬器具有極慢的運行速度。這種情況嚴重制約了基于模擬器開展的各種工作的可行性和效率。因此如何有效加快模擬器的運行速度已經(jīng)受到越來越多的關(guān)注,并成為體系結(jié)構(gòu)領(lǐng)域研究的熱點之一。
　　 隨著多核硬件平臺的普及,如何盡可能多的利用這些底層硬件的計算資源,來加快模擬器的執(zhí)行速度也逐漸引起人們的關(guān)

2、注。然而,目前并行模擬的研究絕大部分都是針對多核模擬器進行的,這種方式不僅受到被模擬的邏輯核數(shù)目的限制,同時也無法用于單核模擬器的加速。
　　 指令流水線是目前硬件處理器設(shè)計的基礎(chǔ)。由于模擬器是處理器的軟件實現(xiàn),在模擬硬件流水線的各個功能單元時,模擬器程序也具有這種流水特征。本文針對模擬器程序的這種特點,通過利用目前多核硬件平臺的計算資源,設(shè)計了一種推測執(zhí)行的流水并行算法。這種方法不僅可以并行單核模擬器,對多核模擬器也同樣適用。