面向給定測試集的自反饋測試方法研究.pdf

1、為保證電子產(chǎn)品的質(zhì)量,對集成電路進行測試必不可少。隨著集成電路復雜程度的不斷提高和特征尺寸的日益減小,特別是進入深亞微米以及超高集成度階段以來,系統(tǒng)芯片的功能越來越強大,這使得集成電路的測試越來越困難。目前,公認的解決該問題的一種可行方法是使用可測性設計,即在集成電路設計的同時就考慮它的測試問題,使得集成電路生產(chǎn)出來以后更容易被測試。
　　 內(nèi)建自測試(BIST)是一種普遍使用的可測性設計方法,它通過在電路內(nèi)部增加測試電路,使測

2、試向量產(chǎn)生和響應分析都由內(nèi)部增加的測試電路來完成。由被測電路自己施加測試向量(TVAC)的測試方法是一種新的BIST方法,該方法把被測電路本身視為一種可利用的資源,而不僅僅是被測試的對象。被測電路在由外部加載了初始向量后,通過與電路輸入端相連的一些內(nèi)部節(jié)點,利用反饋順序地產(chǎn)生并加載一組測試向量。與傳統(tǒng)的BIST方法相比,該方法主要的不同點是在測試向量產(chǎn)生階段。根據(jù)TVAC反饋的特點可以將其分為完全反饋、分組完全反饋和一般反饋。
　

3、　 本文針對TVAC方法提出了一種附加信息矩陣的深度優(yōu)先搜索分組方法,該方法對于分組完全反饋和一般反饋可以有效提高反饋所獲得的確定性測試向量的數(shù)目,減少分組完全反饋和一般反饋的分組數(shù),從而減少實現(xiàn)這兩種反饋的硬件代價。實驗結果表明,對于ISCAS85基準電路,本文方法使分組完全反饋的硬件代價平均減少19.35％,一般反饋的硬件代價平均減少22.50％。
　　 在本文分組方法的基礎上,對于一般反饋,本文提出了一種反饋節(jié)點選擇的方

4、法,用該方法確定的反饋節(jié)點組合,在一定周期的反饋中可以得到故障覆蓋率更高的測試集。因此,該方法可以進一步減少達到一定故障覆蓋率時一般反饋的分組數(shù),從而進一步減少一般反饋的硬件代價。對于ISCAS85基準電路,結合本文的分組方法和反饋節(jié)點選擇方法可以將一般反饋的硬件代價減少29.05％。
　　 根據(jù)TVAC方法的原理,本文還給出了同步全掃描時序電路的兩種TVAC測試結構,并在本文提出的分組方法和反饋節(jié)點選擇方法的基礎上對ISCAS