信號(hào)分析多DSP陣列系統(tǒng)設(shè)計(jì).pdf

1、多年來(lái)，隨著通信技術(shù)和數(shù)字信號(hào)處理技術(shù)的飛速發(fā)展，DSP芯片技術(shù)應(yīng)用日益廣泛。信號(hào)分析是一項(xiàng)通過逆向推理手段對(duì)信號(hào)進(jìn)行分析的技術(shù)。DSP芯片在信號(hào)分析中也有著廣泛的應(yīng)用。隨著，信號(hào)分析針對(duì)的信號(hào)變化越來(lái)越復(fù)雜，信號(hào)傳輸速率越來(lái)越快，多DSP并行陣列的應(yīng)用已經(jīng)越來(lái)越受關(guān)注。 運(yùn)算能力和數(shù)據(jù)傳輸能力已經(jīng)成為信號(hào)分析相關(guān)設(shè)備中的重要指標(biāo)，是能否提升信號(hào)分析能力的重點(diǎn)。本文緊密結(jié)合“基于DSP陣列的信號(hào)分析處理設(shè)備”項(xiàng)目的需求，在總結(jié)D

2、SP芯片的發(fā)展和各種多DSP互聯(lián)結(jié)構(gòu)的優(yōu)缺點(diǎn)的基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了一種分層多DSP陣列結(jié)構(gòu)和采用PCI Express體系結(jié)構(gòu)的信號(hào)分析處理設(shè)備體系結(jié)構(gòu)。 在DSP芯片選擇上，根據(jù)用戶的實(shí)際使用需求，在綜合分析了多個(gè)廠商，多種DSP內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，選擇了具有3.6GFLOPOS的AD公司的ADSP TS-210芯片。該芯片不僅自身就有較高的運(yùn)算能力，屬于高性能DSP，而且，該芯片還提供了多種接口用于和其他DSP聯(lián)接，適合構(gòu)建多D

3、SP并行處理系統(tǒng)。 在多DSP互聯(lián)結(jié)構(gòu)上，總結(jié)了共享總線互聯(lián)方式和點(diǎn)到點(diǎn)互聯(lián)方式的優(yōu)缺點(diǎn)，根據(jù)整個(gè)系統(tǒng)的可擴(kuò)展要求和對(duì)多DSP陣列的靈活性要求，設(shè)計(jì)了一種分層的混合型多DSP互聯(lián)結(jié)構(gòu)。底層通過共享總線將4片DSP聯(lián)接成一個(gè)多DSP簇。利用共享總線的特性，充分發(fā)揮每個(gè)DSP的性能。多DSP簇之間通過點(diǎn)到點(diǎn)的鏈路口聯(lián)接，不僅可以提供高達(dá)500MB/s的數(shù)據(jù)傳輸速率，而且可以靈活的將多個(gè)多DSP簇聯(lián)接在一起構(gòu)成松耦合并行處理系統(tǒng)。

4、 在整個(gè)設(shè)備的體系結(jié)構(gòu)上，采用了PCI Express體系結(jié)構(gòu)。每個(gè)模塊由通過ALTERA公司的高性能FPGA實(shí)現(xiàn)的x4 PCIE端點(diǎn)和上位機(jī)進(jìn)行數(shù)據(jù)傳輸。該接口理論上可提供高達(dá)1GB/s的數(shù)據(jù)傳輸率。同時(shí)，通過專有ASIC芯片構(gòu)建PCIE的交換體系用于滿足整個(gè)系統(tǒng)的可擴(kuò)展要求。 最后，在由整個(gè)系統(tǒng)的部分模塊構(gòu)成的實(shí)驗(yàn)平臺(tái)上，通過FFT算法和符合優(yōu)勢(shì)統(tǒng)計(jì)算法簡(jiǎn)單測(cè)試了硬件平臺(tái)的實(shí)際性能，證明了該系統(tǒng)可以滿足信號(hào)分析的應(yīng)用需求