雷達信號數(shù)字偵察接收的FPGA實現(xiàn).pdf

1、現(xiàn)代電子戰(zhàn)信號環(huán)境的主要特點是頻段寬，待處理信號密集，對非合作信號進行被動偵察接收。數(shù)字信道化接收機具有監(jiān)視頻段寬、全概率接收、處理多個同時到達信號和可重構等優(yōu)點，是雷達偵察接收機的主要研究方向之一。 本文結(jié)合具體項目，對數(shù)字信道化接收機相關技術進行研究，并提出一種新的實現(xiàn)方法。論文主要工作及成果如下： 1、研究了信道化結(jié)構，研究了一種基于IDFT的數(shù)字信道化方案，該方案較傳統(tǒng)的基于多路數(shù)字下變頻的信道化方案大大降低運算

2、量，有利于提高系統(tǒng)的實時性。分析了數(shù)字濾波器組特征，合理設計濾波器帶寬和信道化抽取比，可較好地抑制“兔耳效應”，并完成監(jiān)視帶寬內(nèi)無縫連接，以確保全概率接收。 2、根據(jù)IDFT的數(shù)字信道化特點，提出了一種低資源消耗的信道化FPGA實現(xiàn)架構。該架構可大大地節(jié)省硬件資源，并且在信道數(shù)增加情況下資源消耗幾乎不變。隨著信道數(shù)的增加，該架構在資源上的優(yōu)勢更加明顯。 此外，從優(yōu)化速度角度考慮，將上述結(jié)構按時域抽取思想以四路展開，得到一

3、種IDFT信道化的高效結(jié)構。它的系統(tǒng)處理速度是分解前的四倍，同時較IDFT信道化原始結(jié)構具有明顯的資源優(yōu)勢。該架構具有速度可擴展性，在資源允許條件下，可以進行更細致的分解，采用更多條支路并行處理，以獲得更高的處理速度。 3、完成了高速數(shù)據(jù)采集及數(shù)據(jù)率轉(zhuǎn)換子系統(tǒng)框圖設計和主要芯片選擇，以及其高速數(shù)據(jù)采集信號檢測和存儲、數(shù)字信道化、信道輸出檢測和與DSP通信模塊的FPGA程序設計。 4、分析了Radix-4 FFT算法特點，