數字接收機抗信號衰落技術的研究與FPGA實現.pdf

1、在數字無線通信系統(tǒng)中，信號傳輸由于信道環(huán)境的影響會產生衰落現象，使得接收端無法正確的接收到有效信息。為了得到正確的信息，降低誤碼率，需要在接收端增加一些技術方法來補償信道的這種非理想特性。自動增益控制器和盲均衡器便可以解決信道傳輸中出現的信號衰落問題，自動增益控制是采用放大弱信號、削弱強信號的方法，使得接收到的信號盡量地保持在接收機的正常工作范圍內;盲均衡器利用接收信號本身的統(tǒng)計特性對信道進行均衡，消除符號間干擾;兩種技術相互獨立、相互

2、作用，較好的解決了信號衰落問題。
　　本文采用軟件無線電(SDR)技術，在理想數字接收機的基礎上增加了自動增益控制器和盲均衡器，使得此數字接收機具有了抗信號衰落的能力。本文主要介紹了自動增益控制器的AGC算法和盲均衡器的CMA算法，在此基礎上，確定系統(tǒng)的總體設計方案，并進一步完成系統(tǒng)的硬件平臺設計。利用MATLAB仿真工具，對兩種算法進行建模仿真，證明了所設計的環(huán)路結構的正確性。利用QuartusⅡ開發(fā)軟件，編寫Verilog H

3、DL代碼，對數字接收機進行FPGA實現，通過Modelsim進行時序仿真驗證，并利用SignaltapⅡ在線邏輯分析儀對所設計的模塊進行硬件測試。
　　本文所設計的AGC環(huán)路采用最抖下降法，這樣設計的環(huán)路結構更加簡單，更易于FPGA實現，占用的硬件資源更少。本文設計的盲均衡器并不需要借助訓練序列，有效地利用了信道帶寬，并且環(huán)路的收斂速度和穩(wěn)定性也很好，能有效的消除碼間干擾，正確的還原出基帶信號，驗證了系統(tǒng)設計方案的正確性和可實現性