基于FPGA原子種頻率合成的研究.pdf

1、隨著社會(huì)科技的迅速發(fā)展，人們對(duì)時(shí)間精確度和穩(wěn)定度的要求越來(lái)越高。盡管原子鐘的精度已經(jīng)達(dá)到10-15，但其體積過(guò)大，難以廣泛地應(yīng)用于航天航空以及民用。為了能夠擴(kuò)大原子鐘的應(yīng)用，對(duì)原子鐘微型化的呼聲越來(lái)越高，乃至在各國(guó)形成了無(wú)形的競(jìng)爭(zhēng)。
　　 而在這場(chǎng)競(jìng)技中，無(wú)疑美國(guó)暫時(shí)處于領(lǐng)先的地位，而日本緊跟其后，而我國(guó)在這方面的水平也得到了極大的提高。
　　 實(shí)現(xiàn)原子鐘微型化的必備前提就是要了解其內(nèi)部構(gòu)架。原子鐘分為物理部分和電路部分

2、。目前將原子鐘的物理部分微型化的技術(shù)是最重要的，但對(duì)其電路部分進(jìn)行微型化也很重要，而且具有突破點(diǎn)。原子鐘電路的主要核心之一就是直接數(shù)字頻率合成DDS。
　　 在本課題的一個(gè)任務(wù)就是使用DDS 專用芯片實(shí)現(xiàn)原子鐘電路部分，但在該電路中用到了四塊DDS 專用芯片，很明顯這是可以被取代的；而FPGA 正是適當(dāng)?shù)膶?shí)現(xiàn)方法。本文使用FPGA 實(shí)現(xiàn)原子鐘DDS 電路實(shí)現(xiàn)其微型化，具體內(nèi)容如下：
　　 第一，簡(jiǎn)單闡述了DDS的原理及其

3、分類，介紹了DDS 各模塊之間的作用以及輸出頻譜，著重介紹引起DDS 輸出雜散的原因并進(jìn)行分析。
　　 第二，概要地介紹EDA 設(shè)計(jì)流程，并扼要介紹Verilog HDL、FPGA和Quartus II，對(duì)FPGA 進(jìn)行選型。
　　 第三，提出基于FPGA 實(shí)現(xiàn)專用DDS 電路設(shè)計(jì)方法，完成137Hz的單頻輸出以及100MHz的調(diào)頻輸出功能設(shè)計(jì)，通過(guò)了編譯；設(shè)計(jì)九階橢圓濾波器作為低通濾波器，并根據(jù)輸出結(jié)果對(duì)其進(jìn)行改進(jìn)。<