直接數(shù)字頻率合成器的研究及其FPGA實現(xiàn).pdf_第1頁
已閱讀1頁，還剩62頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、本文介紹了直接數(shù)字頻率合成器(DDS)的工作原理及基本結(jié)構(gòu)，在此基礎(chǔ)上推導(dǎo)了它的理想頻譜，分析了DDS雜散的來源及抑制雜散的常用方法；重點研究了DDS中累加器和波形存儲表的設(shè)計。針對DDS輸入數(shù)據(jù)刷新率低的特點，雙層累加器采用了32位由“流水時序”信號控制的改進的流水線結(jié)構(gòu)，減少了與流水線級數(shù)相關(guān)的移位寄存器數(shù)量；各級流水線中的加法器采用組內(nèi)、組間超前進位的方式提高了速度；引入相位累加器最低位修正電路降低了雜散；利用正余弦函數(shù)的對稱性和

2、泰勒線性插值法對波形存儲表進行了大比例的壓縮，壓縮比達到122∶1；通過引入1/2LSB偏移，消除了反碼代替補碼時產(chǎn)生的誤差。設(shè)計的DDS電路可以實現(xiàn)正余弦兩路輸出。
　　 利用開發(fā)工具ModelSim6.2和QuartusⅡ7.2，并結(jié)合硬件描述語言Verilog，以EP2S60F1020C3開發(fā)板為目標(biāo)器件完成了DDS設(shè)計的開發(fā)、仿真、綜合及在線邏輯調(diào)試與分析。驗證結(jié)果表明，直接數(shù)字頻率合成器的最大時鐘頻率為147.54MH

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論