高速OQPSK全數(shù)字解調(diào)器的同步算法研究與并行結(jié)構(gòu)設(shè)計.pdf

1、高速數(shù)字OQPSK(Offset Quadrature Phase Shift Keying)數(shù)據(jù)傳輸系統(tǒng)具有高數(shù)據(jù)率、良好的頻譜利用率和抗信道非線性能力、設(shè)備體積小、重量輕、可靠性高等優(yōu)點，適應(yīng)全球信息化、遠程多媒體通信流量劇增的趨勢，可廣泛應(yīng)用于高速衛(wèi)星通信系統(tǒng)和地面寬帶移動通信系統(tǒng)。因此，對于高速OQPSK數(shù)字解調(diào)技術(shù)的研究具有重要的實際應(yīng)用價值。 載波、時鐘同步是解調(diào)的關(guān)鍵環(huán)節(jié)。OQPSK調(diào)制方式I、Q兩路錯位半個碼元的

2、特殊性使其同步算法較傳統(tǒng)的QPSK更復雜。針對OQPSK調(diào)制方式的同步算法已有多種，但這些算法在移動設(shè)備發(fā)射功率受限和傳輸距離遠所導致的接收信號信噪比很低的實際應(yīng)用情況下不能達到同步的要求。而且，接收的高速率調(diào)制信號是寬帶信號，受信道或接收機前端模擬濾波器非恒定群時延特性影響嚴重，同步解調(diào)性能大大降低。另外，數(shù)字解調(diào)器的解調(diào)數(shù)據(jù)率往往受到數(shù)字器件工作速率的限制。本文將針對上述一系列問題開展了如下的工作： 1．對現(xiàn)有數(shù)字接收機同步

3、算法進行理論分析、仿真、性能及比較，結(jié)合本系統(tǒng)實際應(yīng)用背景的參數(shù)要求，通過選擇、綜合和改進，提出了根據(jù)同步估計量白適應(yīng)調(diào)整同步系統(tǒng)參數(shù)的同步方案，實現(xiàn)了適合工作在很低信噪比(可低至-2dB)情況下的OQPSK數(shù)字解調(diào)器的載波、時鐘同步。 2．研究信道或接收機前端模擬濾波器的非恒定群時延對寬帶調(diào)制信號同步解調(diào)性能的影響，并設(shè)計數(shù)字濾波均衡器減小非恒定群時延的影響。 3．研究高速數(shù)字信號處理的并行結(jié)構(gòu)設(shè)計與實現(xiàn)方法。將解調(diào)器

4、的同步解調(diào)算法轉(zhuǎn)化為并行結(jié)構(gòu)，并根據(jù)實際情況優(yōu)化結(jié)構(gòu)，最終實現(xiàn)480Mbps的高速解調(diào)。 4．對數(shù)字解調(diào)器系統(tǒng)進行Matlab/Simulink仿真，其中包括算法理論仿真、并行結(jié)構(gòu)實現(xiàn)仿真和定點數(shù)仿真，驗證算法的有效性、并行結(jié)構(gòu)的可實現(xiàn)性。 5．完成高速OQPSK數(shù)字解調(diào)器并行同步解調(diào)的FPGA實現(xiàn)。主要完成同步解調(diào)各個并行模塊和整體的VHDL設(shè)計和仿真。在Xilinx公司的基于芯片XC4VLX25的FPGA開發(fā)試驗板上