[學(xué)習(xí)]高速數(shù)字調(diào)制解調(diào)器的軟件實現(xiàn)

1、畢業(yè)設(shè)計中期答辯,題目：高速數(shù)字調(diào)制解調(diào)器的軟件實現(xiàn) 報告人: 陳小燕指導(dǎo)老師：喬建良,時間過得真快，已經(jīng)開學(xué)一個多月。還有一個多月我們就該畢業(yè)論文終期答辯了，非常感謝學(xué)校為了對我們起到一個促進作用所進行的畢業(yè)設(shè)計中期答辯。下面由我為大家具體介紹一下我在這段時間之內(nèi)所進行的工作以及我的論文進展。,論文要點,第一章 引言 第二章 調(diào)制解調(diào)器原理及方案選擇；第三章 系統(tǒng)總體設(shè)計第四章 簡要介紹調(diào)制解調(diào)器的硬件選擇

2、及設(shè)計；第五章 調(diào)制解調(diào)器模塊軟件設(shè)計與實現(xiàn)；,現(xiàn)在論文的進度,經(jīng)過這段時間的努力，我的畢業(yè)設(shè)計論文終于有了一些眉目?，F(xiàn)在已開始各個模塊程序的設(shè)計整理，仿真。最終完成還需要一段時間，下面我就這段時間所完成的內(nèi)容做一下講解。,第一章 引言,現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個重要方向。用FPGA實現(xiàn)調(diào)制解調(diào)器具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強的特

3、點，符合未來通信技術(shù)發(fā)展的方向。本課題研究了基于FPGA實現(xiàn)的QDPSK調(diào)制解調(diào)的軟件實現(xiàn)。以FPGA芯片作為核心處理器，對調(diào)制過程實現(xiàn)的模塊做了詳細的設(shè)計，還設(shè)計了相應(yīng)的硬件電路。,調(diào)制解調(diào)器原理及方案選擇,調(diào)制是一種把基帶信號轉(zhuǎn)變?yōu)樵谳d頻上的帶通信號，并使其具有一定的抗干擾能力的技術(shù)。比起傳統(tǒng)的模擬調(diào)制方式，數(shù)字調(diào)制方式有更好的抗噪聲性能和更強的抗信道衰落能力，實現(xiàn)起來更加靈活，易于將幾種形式的信息融合在一起傳輸。通過選擇合適的調(diào)

4、制方式，將信息能量集中在窄的頻帶內(nèi)，滿足通信系統(tǒng)對信號的變換要求。數(shù)字調(diào)制的基本原理是用數(shù)字基帶信號去控制正弦型載波的某參量，如控制載波幅度，稱為振幅鍵控(ASK)；控制載波頻率，稱為頻移鍵控(FSK)；控制載波相位，稱為相移鍵控(PSK)；聯(lián)合控制載波幅度和相位，稱為正交幅度調(diào)制(QAM)。常用的數(shù)字調(diào)制方式有頻移鍵控FSK、最小頻移鍵控MSK、高斯最小頻移鍵控GMSK、正交幅度調(diào)制QAM、正交頻分復(fù)用OFDM和四相相移鍵控QPS

5、K等 。比較各種調(diào)制方式我選擇了QDPSK調(diào)制。,第二章 系統(tǒng)總體設(shè)計,整理設(shè)計思路：硬件設(shè)計和軟件設(shè)計主要是軟件的設(shè)計。設(shè)計思路：本設(shè)計系統(tǒng)基于EP2S60F1020C3器件軟件實現(xiàn)主要是由差分編碼模塊，直接數(shù)字頻率合成模塊及串并轉(zhuǎn)換模塊構(gòu)成。串／并轉(zhuǎn)換的作用就是把二進制不歸零序列分成奇偶兩路，每路的碼元寬度由Tb擴展為2Tb，其中奇路數(shù)據(jù)經(jīng)過一個Tb延時進入I信道，偶路數(shù)據(jù)送入Q信道。由于待調(diào)制的數(shù)據(jù)是二進制序列，測試的時候輸

6、入20個二進制數(shù)為一個周期的二進制序列；差分編碼模塊實現(xiàn)絕對碼到相對碼的轉(zhuǎn)換避免相位模糊；DDS模塊可以提供調(diào)制所需的載波。,軟件系統(tǒng)整體分析,主系統(tǒng)包括調(diào)制、解調(diào)單元，載波信號發(fā)生單元。,FPGA,調(diào)制,DDS,解調(diào),調(diào)制系統(tǒng)框圖,串／并轉(zhuǎn)換模塊的作用就是把二進制不歸零序列分成奇偶兩路，每路的碼元寬度由Tb擴展為2Tb，其中奇路數(shù)據(jù)經(jīng)過一個Tb延時進入I信道，偶路數(shù)據(jù)送入Q信道。 差分編碼模塊編碼和解碼是數(shù)字通信中的一項重要技術(shù)

7、，它能有效減少數(shù)字信號在信道傳輸過程中受到的干擾。對QDPSK，它是以前一碼元的相位作為參考相位，根據(jù)當前碼元的相位計算出相應(yīng)輸出的數(shù)字信息，避免了相位模糊。數(shù)控振蕩器(NCO)模塊：主要是生成正弦和余弦載波。 現(xiàn)在已經(jīng)開始模塊的編程。,串并轉(zhuǎn)換,差分編碼器,,,乘法器,數(shù)控振蕩器,乘法器,加法器,,,,,,,,,,,,,,,解調(diào)系統(tǒng)框圖,乘法器器模塊：主要是完成采樣量化后的數(shù)字信號與本地載波相乘，實現(xiàn)信號的頻譜搬移；低通濾波器模塊：

8、主要是濾除乘法器模塊輸出的中高頻分量；數(shù)控振蕩器(NCO)模塊：和調(diào)制系統(tǒng)的NC0有一定差別，這里的NC0是受相位差信號控制的。每輸入一個相位差信號，就相應(yīng)產(chǎn)生一對正弦和余弦值；同步模塊：主要包括位同步和載波同步。位同步是找出每個碼元的最佳采樣點，載波同步則是為了得到一個同頻同相的正弦波。抽樣判決模塊：首先對低通濾波器輸出的信號進行抽樣，然后根據(jù)抽樣之后的結(jié)果，判斷數(shù)據(jù)的正負號 ；解差分編碼是將判決后的數(shù)據(jù)按照差分解碼的規(guī)則解差分編碼。

9、并／串轉(zhuǎn)換模塊：把解差分編碼好的兩路數(shù)據(jù)并為一路輸出數(shù)據(jù)。本論文重點在于調(diào)制的全過程設(shè)計與實現(xiàn)，對解調(diào)過程不做詳細描述。,乘法器,數(shù)控振蕩器,乘法器,低通濾波器,低通濾波器,抽樣判決,抽樣判決,,,同步,,,,,,,,,,,,,,,,,,,解差分編碼,,,并串轉(zhuǎn)換,,,5.2 在設(shè)計中你會發(fā)現(xiàn)對于各個模塊單獨的設(shè)計并不是很容易完成的，而要把各個模塊整合到一塊就更難了，我現(xiàn)在的最大的問題就是怎樣實現(xiàn)差分編碼模塊的設(shè)計。解決方案：目前我正

10、在研究老師給我的資料以及我自己在圖書館借的一些書，應(yīng)該很快就會解決。,六、論文的大概情況：第一部分分析了各種調(diào)制解調(diào)方式的性能特點，確定采用基于FPGA的QDPSK調(diào)制解調(diào)方案。第二部分深入研究QDPSK調(diào)制技術(shù)，給出了基于FPGA實現(xiàn)的詳細模塊框圖 。第三部分給相應(yīng)的模塊用VHDL編程并仿真。,以上就是我本次畢業(yè)設(shè)計中期答辯的主要內(nèi)容，感謝各位老師在百忙之中依然來為我們指導(dǎo)，我會更加努力的完成畢業(yè)設(shè)計，做到在畢業(yè)之際自己有一份豐碩