基于ATCA架構(gòu)的高速同步通信系統(tǒng)容錯(cuò)設(shè)計(jì)研究.pdf

1、本文首先研究了可信計(jì)算的基本原理和基本容錯(cuò)手段及基本容錯(cuò)模型分析，分析了現(xiàn)代高通信系統(tǒng)的基本框架和層級(jí)結(jié)構(gòu)；分析了SDH（Synchronous Digital Hierarchy）的特征及網(wǎng)路層級(jí)結(jié)構(gòu)；分析了網(wǎng)絡(luò)設(shè)備的分類(lèi)和功能；分析了ATCA架構(gòu)的結(jié)構(gòu)組成和特征及相應(yīng)的容錯(cuò)接口。
　　重點(diǎn)對(duì)基于ATCA架構(gòu)的高速同步設(shè)備進(jìn)行了容錯(cuò)設(shè)計(jì)。按照容錯(cuò)的系統(tǒng)層次來(lái)分析，對(duì)高速同步設(shè)備進(jìn)行系統(tǒng)級(jí)、板卡級(jí)、芯片級(jí)及門(mén)級(jí)容錯(cuò)設(shè)計(jì)，并分析了各

2、層次模型的可靠性能。對(duì)信息處理板采用板級(jí)的雙模冗余模型，在信號(hào)接入板卡上設(shè)計(jì)了芯片級(jí)雙模冗余模型并分析模型性能，在線卡板上信息幀處理采用門(mén)級(jí)冗余模型并分析模型性能。在系統(tǒng)管理和功能配置上，研究設(shè)計(jì)了基于I2C（Inter－Integrated Circuit）串行總線多模冗余容錯(cuò)模型并分析了模型性能。利用背板時(shí)鐘總線設(shè)計(jì)了同步時(shí)鐘多模冗余容錯(cuò)模型并分析了模型的性能。
　　對(duì)系統(tǒng)進(jìn)行上述容錯(cuò)模型的綜合，對(duì)處理板卡級(jí)雙模冗余模型、線卡

3、上芯片級(jí)、門(mén)級(jí)雙模冗余模型和系統(tǒng)配置管理以及系統(tǒng)同步時(shí)鐘多模冗余模型進(jìn)行串并相關(guān)性系數(shù)設(shè)置，得到一個(gè)系統(tǒng)可靠性綜合模型，并分析綜合模型的性能。
　　在系統(tǒng)性能分析上，以線卡單線路數(shù)據(jù)功能流為級(jí)別進(jìn)行馬爾科夫狀態(tài)轉(zhuǎn)換分析，給出了系統(tǒng)馬爾科夫狀態(tài)轉(zhuǎn)換圖和轉(zhuǎn)換矩陣，并給出了系統(tǒng)狀態(tài)微分方程。用龍格-庫(kù)塔方法對(duì)微分方程求解，得到系統(tǒng)可靠性和可用性指標(biāo)。
　　對(duì)系統(tǒng)進(jìn)行智能可維性設(shè)計(jì)，其基本原理是，系統(tǒng)的狀態(tài)是通過(guò)系統(tǒng)功能模塊狀態(tài)寄存

4、器讀取，故障類(lèi)別和位置通過(guò)狀態(tài)的讀取，狀態(tài)位的信息通過(guò)分析程序?qū)ο到y(tǒng)不同級(jí)別的故障進(jìn)行自我修復(fù)或提供故障人工修復(fù)提示。
　　在系統(tǒng)工程設(shè)計(jì)提出了系列的布局布線規(guī)則，對(duì)高速接口匹配做了分析，對(duì)板卡的PCB設(shè)計(jì)提出了詳細(xì)的規(guī)范。
　　利用信號(hào)發(fā)生器和信號(hào)測(cè)試平臺(tái)，對(duì)系統(tǒng)信號(hào)處理性能進(jìn)行了全面測(cè)試，主要對(duì)ATCA背板高速信號(hào)和線卡板輸出SDH光信號(hào)進(jìn)行測(cè)試，并進(jìn)行了考機(jī)，得出了測(cè)試結(jié)果并分析了測(cè)試結(jié)果。
　　通過(guò)測(cè)試分析，本