IC設(shè)計原型驗證技術(shù)研究與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、ASIC設(shè)計的規(guī)模不斷擴大復雜度不斷增加，驗證在整個ASIC設(shè)計流程中占有相當大的比例。在處理大規(guī)模設(shè)計或高速數(shù)據(jù)處理的應用時，現(xiàn)有的EDA驗證軟件往往不能達到了令人滿意的覆蓋率。FPGA原型的出現(xiàn)極大的提高了驗證的效率，并使得軟件工程師和系統(tǒng)工程師的驗證工作在IC流片前就可以并行地在FPGA原型上展開，縮短了從設(shè)計到產(chǎn)品化的時間，為快速面向市場提供了有力的保障。
　　 雖然FPGA的容量不斷增大，但是許多超大規(guī)模ASIC不能在

2、一顆FPGA上實現(xiàn)，所以需要將一個IC設(shè)計劃分到幾個FPGA上，多FPGA驗證成為IC設(shè)計者普遍采用的方式。本文分析多FPGA驗證代碼轉(zhuǎn)換與bug定位問題，并著重研究了多FPGA驗證面臨的兩個典型難題，即邏輯劃分與引腳限制。
　　 ASIC設(shè)計如何劃分，劃分采用什么樣的算法與步驟，這稱為邏輯劃分問題。針對邏輯劃分問題，文中提到的基于模塊的邊界進行劃分的方法對邏輯劃分有指導作用?；谠摲椒?gòu)建劃分算法也是實現(xiàn)軟件自動劃分的一個研究

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論