AVS視頻解碼芯片原型驗證平臺的研究與設計.pdf

1、隨著高清數字時代的到來,視頻編解碼算法復雜度不斷增加,視頻編解碼芯片規(guī)模越來越大,一款ASIC中往往集成了嵌入式處理器和大量的IP核,使得產品設計周期越來越長。驗證所耗費的時間約占整個設計周期的70％到80％,因此成為VLSI設計的主要瓶頸。近幾年來,FPGA在驗證ASIC設計上的應用發(fā)展非常迅速,這是因為無論從規(guī)模上、物理結構上,還是從速度上,基于FPGA的原型與真實ASIC性能都非常接近,采用FPGA來模擬芯片設計的原型已被證明是最

2、有效、最經濟的方式。
　　 AVS視頻解碼芯片是一款集32位RISC處理器、視頻解碼模塊、內存和片上總線為一體的SoC。針對國內外廠商推出的各類通用原型驗證平臺價格昂貴,結構冗余的問題,本文提出了一種適用于AVS視頻解碼芯片設計的原型驗證平臺。通過對AVS視頻解碼器邏輯資源和存儲器的需求分析,選用了Altera公司單片高端大容量FPGA,克服了多片小容量FPGA帶來的I/O緊張問題。平臺采用子母板結構,按照AVS解碼芯片功能進行

3、了板級模塊劃分,提高了抗干擾能力,降低了設計成本。根據設計指標,能夠滿足AVS-P2標準下720p@60fps格式高清視頻圖像的解碼要求。
　　 文章給出了平臺硬件電路的設計和調試過程,并通過該平臺搭建了基于OpenRISC1200(OR1200)嵌入式處理器的SoC最小系統(tǒng),利用Synopsys公司專門為高端FPGA原型設計打造的DC-FPGA工具進行邏輯綜合,大大簡化了OR1200 IP核從ASIC到FPGA的移植過程,從而