已閱讀1頁,還剩59頁未讀, 繼續(xù)免費閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、本文主要介紹先進視頻解碼處理器芯片的物理實現(xiàn)和驗證過程,該芯片共有113萬數(shù)字電路和4l顆IP,包括33雙端口SRAM,4顆MaskROM,3個PLL,和一顆8bitDAC,共有239IO,工作在180-200MHz的頻率下,采用UMC0.162um的工藝,含有DDR,對芯片的布局有一些特殊要求,頻率高,功耗大,面積小,供電不足,兼容三種封裝,對電源布局的要求很高。
在物理實現(xiàn)和驗證的過程中,論述了基于cadence公司的en
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- AVS視頻解碼芯片的實現(xiàn).pdf
- 視頻解碼芯片系統(tǒng)結(jié)構(gòu)研究.pdf
- 適合于MPEG-2視頻解碼芯片的設(shè)計和實現(xiàn).pdf
- 視頻解碼芯片的物理設(shè)計研究.pdf
- AVS視頻解碼芯片功能驗證平臺的研究與實現(xiàn).pdf
- 視頻解碼器芯片設(shè)計研究.pdf
- 基于ASTRO的解碼芯片后端設(shè)計及方法研究.pdf
- 視頻編解碼芯片的設(shè)計方法研究.pdf
- 基于ASIC實現(xiàn)雷達信號處理芯片的后端設(shè)計.pdf
- MPEG解碼芯片中視頻播放的設(shè)計研究與實現(xiàn).pdf
- MPEG-2視頻解碼芯片設(shè)計.pdf
- 視頻降采樣解碼處理研究.pdf
- 面向視頻后處理芯片的FPGA原型流程的研究和實現(xiàn).pdf
- 視頻解碼芯片測試程序的開發(fā).pdf
- 視頻編解碼預(yù)處理算法的研究與實現(xiàn).pdf
- HDTV視頻解碼芯片的設(shè)計與優(yōu)化.pdf
- 基于VLSI的高速視頻解碼專用芯片設(shè)計研究.pdf
- 視頻編解碼芯片體系結(jié)構(gòu)研究與ME協(xié)處理器設(shè)計.pdf
- 視頻處理芯片HTV190物理實現(xiàn)的方法研究.pdf
- ASIC芯片的層次化后端實現(xiàn).pdf
評論
0/150
提交評論