RS編譯碼的FPGA實(shí)現(xiàn)研究.pdf_第1頁(yè)
已閱讀1頁(yè)，還剩66頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、RS(Reed-Solomon)碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于其出眾的糾錯(cuò)能力，因而被廣泛地應(yīng)用于各種差錯(cuò)控制系統(tǒng)中，以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。 本文重點(diǎn)研究RS碼的編譯碼方法以及基于FPGA(FieldProgrammableGateArray)的RS碼實(shí)現(xiàn)方法。對(duì)所設(shè)計(jì)的硬件系統(tǒng)的主要性能指標(biāo)進(jìn)行了仿真及實(shí)際功能測(cè)試，并給出了功能仿真波形圖和實(shí)際測(cè)試的結(jié)果。 國(guó)內(nèi)RS編碼譯碼用FPGA來(lái)實(shí)現(xiàn)還沒(méi)

2、有較成熟的產(chǎn)品，用定制的RS編碼芯片或可編程的數(shù)字信號(hào)處理(DSP)芯片的實(shí)現(xiàn)方案都有各自的局限，無(wú)法普遍嵌入設(shè)計(jì)系統(tǒng)中。這就需要我們研究出比較通用的實(shí)現(xiàn)方法。 本文的主要工作和創(chuàng)新：1)采用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)了RS碼的編碼和譯碼。2)對(duì)大運(yùn)算量環(huán)節(jié)進(jìn)行改進(jìn)，不僅減少了邏輯單元的占用量，而且速度上也得到提高，這是本論文創(chuàng)新之一。3)軟件上用VHDL語(yǔ)言實(shí)現(xiàn)RS編碼譯碼，包括伽羅瓦(Galoias)域內(nèi)的乘法器設(shè)計(jì)，

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論