基于System Verilog-VMM的仿真環(huán)境設計及其應用.pdf_第1頁
已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、在當今百萬甚至上千萬門級的ASIC設計中，驗證消耗了整個設計投入的大約70％，已經(jīng)成為項目的關鍵路徑。如何解決芯片的驗證效率和驗證質(zhì)量已成為當今芯片設計的當務之急。本文介紹的是以 Verilog編寫的RTL設計做為被測試目標，基于System Verilog驗證語言以及其自帶的強大的驗證方法學結合SYNOPSYS公司的VCS仿真工具完成模塊級的驗證新方法。該方法主要是針對于數(shù)字邏輯模塊的功能驗證階段，融合了隨機測試等驗證手段來保證驗證的

2、正確性、全面性。
　　論文對當今幾種主流的驗證語言進行了詳細的比較，并且重點介紹了System Verilog這種驗證語言的特點和優(yōu)勢所在，同時對其中的VMM方法學和標準驗證架構做了詳細的闡述和講解。此外，文章從一名 ASIC驗證人員的角度，著重介紹了在芯片開發(fā)過程中一名驗證人員對一個模塊的完整的驗證流程，并通過對流程中的每一階段所需工作的具體講解，給出一些驗證過程中需要注意的細節(jié)。
　　論文中通過對 SystemVeril

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論