基于DPLL和DDS的高穩(wěn)頻綜研究與實(shí)現(xiàn).pdf

1、頻率合成器是現(xiàn)代電子系統(tǒng)的心臟,在通信、雷達(dá)、電子對(duì)抗、導(dǎo)航、衛(wèi)星廣播、數(shù)字電視、遙控遙測、儀器儀表等許多領(lǐng)域中得到了廣泛的應(yīng)用。隨著電子通訊技術(shù)的迅速發(fā)展,各類通訊收發(fā)信機(jī)不得不面對(duì)電磁頻譜密度日益擁擠的問題,這對(duì)頻率合成器的要求越來越高,包括頻率精度、頻率穩(wěn)定度、相位噪聲、頻率轉(zhuǎn)換時(shí)間、頻率分辨率、工作帶寬、體積、功耗以及價(jià)格等多種指標(biāo)都提出了更高的要求。數(shù)字鎖相環(huán)(DPLL)是以授時(shí)GPS接收機(jī)輸出頻率為參考,以恒溫晶體振蕩器(O

2、CXO)為被控對(duì)象的全數(shù)字式閉環(huán)反饋控制系統(tǒng),通過跟蹤GPS衛(wèi)星信號(hào)的頻率長期穩(wěn)定度來補(bǔ)償OCXO的老化和漂移,從而實(shí)現(xiàn)高穩(wěn)定度的頻率輸出,鎖定以后的DPLL輸出頻率穩(wěn)定度能夠達(dá)到10-10～10-12。與傳統(tǒng)的模擬鎖相環(huán)類似,DPLL是由數(shù)字鑒相器、數(shù)字環(huán)路濾波器、DAC和壓控振蕩器構(gòu)成。DPLL是閉環(huán)自動(dòng)控制系統(tǒng),通過建立數(shù)學(xué)模型,從而計(jì)算出合理環(huán)路參數(shù),最終達(dá)到穩(wěn)定輸出。由于OCXO輸出頻率固定,不能滿足頻率捷變、相位可調(diào)等要求,