基于進(jìn)化的電路自動(dòng)設(shè)計(jì)方法研究.pdf

1、該文在系統(tǒng)地論述電路進(jìn)化設(shè)計(jì)的基本原理、關(guān)鍵技術(shù)和研究現(xiàn)狀的基礎(chǔ)上,從遺傳算法、編碼方案和評(píng)估方法等方面入手,對(duì)有關(guān)設(shè)計(jì)理論和實(shí)驗(yàn)方法進(jìn)行了較為全面和深入的研究,獲得了一些關(guān)鍵性的研究成果,主要概括為:1、在討論進(jìn)化算法的分類和特點(diǎn)的基礎(chǔ)上,詳細(xì)地討論了通過引入自適應(yīng)機(jī)制來提高進(jìn)化速度和收斂概率的生物學(xué)機(jī)理與一般方法,并針對(duì)電路進(jìn)化設(shè)計(jì)的特點(diǎn),提出了一種遺傳參數(shù)跟隨種群多樣性和遺傳進(jìn)程做自適應(yīng)調(diào)整的改進(jìn)遺傳算法——最佳保留自適應(yīng)遺傳算法

2、.2、在分析和比較已有算法的基礎(chǔ)上,提出了一種基于均勻設(shè)計(jì)的多目標(biāo)遺傳算法.3、針對(duì)邏輯電路門級(jí)進(jìn)化問題,提出了一種以網(wǎng)表級(jí)編碼和多目標(biāo)評(píng)估方法為基礎(chǔ),可兼顧電路的功能、速度和資源利用率等多個(gè)設(shè)計(jì)目標(biāo)的外部進(jìn)化方法,并通過外部進(jìn)化實(shí)驗(yàn)和分析、對(duì)比等驗(yàn)證其有效性和先進(jìn)性.4、針對(duì)邏輯電路的函數(shù)級(jí)進(jìn)化問題,提出了一種兼容主流PLD器件結(jié)構(gòu)的高效"最小項(xiàng)編碼"方案和與之配套的函數(shù)級(jí)FPGA原型,研究了相應(yīng)的內(nèi)部進(jìn)化方法(包括進(jìn)化實(shí)驗(yàn)平臺(tái)、在線