一種用于動態(tài)電壓調(diào)整(DVS)的數(shù)字控制電源的設計及FPGA實現(xiàn).pdf

1、經(jīng)過多年的發(fā)展，模擬開關電源設計方法及產(chǎn)品日趨成熟，但模擬電源本身所固有的工藝偏差、靈活性差、不方便集成等缺點為其性能的提升帶來了很大的限制。數(shù)字控制電源的高精度、高靈活性、可編程、易集成等諸多優(yōu)點有效地解決了這些問題，給電源設備帶來了廣闊的發(fā)展空間，其易集成的特性使得片上系統(tǒng)（System On Chip，SoC）中加入電源管理模塊更為便捷，數(shù)字電源也日益成為高性能SoC集成電源管理模塊的必然選擇；其數(shù)字化的接口使其在動態(tài)電壓調(diào)整（D

2、ynamic Voltage Scaling，DVS）技術應用中有廣闊的發(fā)展前景，這將為系統(tǒng)級低功耗帶來了很大益處。作為近年來國內(nèi)外科研機構(gòu)的研究熱點，數(shù)字電源得到了人們的廣泛關注。
　　 本文的主要內(nèi)容是設計一款數(shù)字電源。論文首先分析了Buck變換器的基本原理，在此基礎上完成了主拓撲電路設計并使用狀態(tài)空間平均建模法得到了其控制模型；基于直接數(shù)字控制設計技術對該控制模型按照串聯(lián)零階保持器的方法進行了離散化處理，同時設計了其離散化

3、的數(shù)字補償器；為方便數(shù)字電源的電路實現(xiàn)還設計了一套有效的編碼方案；經(jīng)Matlab/Simulink行為級仿真表明本系統(tǒng)可以按照要求進行工作。之后按照系統(tǒng)的工作特點進行了數(shù)字電源系統(tǒng)的架構(gòu)定義以及模塊劃分；架構(gòu)定義過程中基于數(shù)據(jù)同步的要求采用了同步時鐘雙沿觸發(fā)的方案；電路實現(xiàn)過程中使用混合結(jié)構(gòu)數(shù)字脈寬調(diào)制（Digital PulseWidth Modulation，DPWM）電路實現(xiàn)了PWM信號輸出模塊，為了到達降低功耗的目的DPWM中使

4、用了門控時鐘技術；基于無符號數(shù)處理方案實現(xiàn)了誤差電壓信號處理模塊；使用查找表結(jié)構(gòu)實現(xiàn)了占空比控制信號處理模塊。最后將各個子模塊搭建為整體系統(tǒng)并使用FPGA進行了實現(xiàn)和驗證。為滿足DVS應用需求，本文還特別考慮了DVS應用中對數(shù)字電源的特殊要求并提出了相應的解決方案。驗證結(jié)果表明，本文完成的設計能夠?qū)崿F(xiàn)穩(wěn)壓效果并支持DVS應用，主要的性能為：開關頻率1MHz；輸入電壓3.3～4.2V；輸出電壓1.2～1.8V、動態(tài)可調(diào)，支持DVS應用；輸