基于糾錯(cuò)技術(shù)的高速串行編解碼器研究與設(shè)計(jì).pdf

1、高速串行編解碼器是高速串行數(shù)據(jù)傳輸系統(tǒng)的重要組成部分。在嵌入式系統(tǒng)，局域網(wǎng)絡(luò)和廣域網(wǎng)絡(luò)等數(shù)據(jù)傳輸領(lǐng)域中，高速串行數(shù)據(jù)傳輸系統(tǒng)日益普及。因此高速串行數(shù)據(jù)傳輸系統(tǒng)的研究已經(jīng)成為全球通信領(lǐng)域研究的熱點(diǎn)。
　　 本文首先介紹了當(dāng)今高速串行數(shù)據(jù)傳輸編解碼技術(shù)的發(fā)展現(xiàn)狀，以及糾錯(cuò)編碼技術(shù)的發(fā)展歷程。然后就高速串行數(shù)據(jù)傳輸使用的8b/10b線路碼編碼的原理進(jìn)行了詳細(xì)的闡述。再后對(duì)高速串行數(shù)據(jù)傳輸?shù)腦AUI接口進(jìn)行了探討，并對(duì)XAUI接口的傳輸

2、協(xié)議原理進(jìn)行了仔細(xì)的說明。最后討論了BCH糾錯(cuò)編碼原理，以及BCH乘積碼的構(gòu)造方法。
　　 在理論研究的基礎(chǔ)上，本文提出了高速串行編解碼器的整體設(shè)計(jì)方案。高速串行編解碼器采用兩級(jí)結(jié)構(gòu)，第一級(jí)是用于糾錯(cuò)處理的BCH乘積碼的編解碼器，第二級(jí)是8b/10b編解碼器以及XAUI接口協(xié)議控制器。該方案實(shí)現(xiàn)了使用糾錯(cuò)技術(shù)的高速串行編解碼器，降低了傳輸數(shù)據(jù)的誤碼率，提高傳輸性能。整個(gè)設(shè)計(jì)方案可以根據(jù)用戶的需要工作在兩個(gè)不同的模式下。其中模式一