基于40nmCMOS工藝的12bit300MS-s采樣保持電路研究.pdf

1、隨著計(jì)算機(jī)和移動(dòng)通信的迅猛發(fā)展，系統(tǒng)對(duì)高速高精度ADC的需求越來(lái)越多，ADC正向高速、高精度和低功耗的方向發(fā)展。流水線(xiàn) ADC能夠在相對(duì)較低的功耗情況下，實(shí)現(xiàn)高采樣頻率和高精度，因此，流水線(xiàn)ADC成為現(xiàn)在研究的熱門(mén)方向。在流水線(xiàn) ADC結(jié)構(gòu)中，采樣保持電路（sample/hold，S/H）往往作為模擬前端電路，因此，S/H電路的精度和速度就限制了ADC所能實(shí)現(xiàn)的精度和速度。所以為了實(shí)現(xiàn)高速高精度ADC，我們就必須研究高速高精度S/H電路

2、。
　　本文從S/H電路理論、S/H電路結(jié)構(gòu)、S/H電路誤差源、S/H電路建立模型、高性能采樣開(kāi)關(guān)及高速高增益運(yùn)算放大器等方面探討和研究了相關(guān)理論和電路實(shí)現(xiàn)，最后基于40nm CMOS工藝設(shè)計(jì)了12bit300MS/s的采樣保持電路。
　　主要成果和結(jié)論包括：
　　1.本論文系統(tǒng)性地對(duì)比了不同S/H結(jié)構(gòu)的優(yōu)點(diǎn)和缺點(diǎn)。在保證12bit精度和300MS/s采樣頻率的情況下，為了降低功耗，選擇電容翻轉(zhuǎn)型S/H電路作為最終使用

3、的結(jié)構(gòu)。
　　2.本論文分析了S/H電路采樣相的誤差源和減小誤差的常見(jiàn)方法。而采樣開(kāi)關(guān)是最重要的誤差源。于是重點(diǎn)分析了高性能采樣開(kāi)關(guān)結(jié)構(gòu)，最后設(shè)計(jì)了一種適合于本次應(yīng)用的高速高精度柵壓自舉開(kāi)關(guān)。
　　3.本論文詳細(xì)地研究了S/H電路建立過(guò)程以及它和運(yùn)算放大器的關(guān)系?；谕茖?dǎo)出的運(yùn)放指標(biāo)要求，選擇使用增益自舉運(yùn)放作為本次采樣的運(yùn)放結(jié)構(gòu)，并利用不同耐壓MOS管混用的方式實(shí)現(xiàn)性能最優(yōu)化。
　　4.本論文基于上述理論研究和實(shí)現(xiàn)考